pdf

ad9364参考文档

  • 1星
  • 日期: 2016-03-17
  • 大小: 741.44KB
  • 所需积分:1分
  • 下载次数:0
  • favicon收藏
  • rep举报
  • free评论
标签: a

a

123

123

ad9364参考文档 

文档内容节选

RF捷变收发器 AD9364 功能框图 AD9364 Rx LO Tx LO ADC DAC E C A F R E T N I A T A D P0D11D0 TXD5D0 P1D11D0 RXD5D0 C D A C A D C A D GPO RADIO SWITCHING PLLs CLKOUT RXBP RXBN RXAP RXAN RXCP RXCN TXMON TXAP TXAN TXBP TXBN SPI CTRL CTRL AUXADC AUXDACx XTALN NOTES 1 SPI CTRL P0D11D0TXD5D0 P1D11D0RXD5D0 AND RADIO SWITCHING CONTAIN MULTIPLE PINS 1 0 0 6 4 8 1 1 图1 产品特性 集成12位DAC和ADC的RF 1 x 1收发器 频段:70 MHz至60 GHz 支持时分双工TDD和频分双工FDD操作 可调谐通道带宽BW:200 kHz至56 MHz 3频接收器:3路差分或6路单端输入 出色的接收器灵敏度,噪声系数小于25 dB Rx增益控制 实时监控和......

RF捷变收发器 AD9364 功能框图 AD9364 Rx LO Tx LO ADC DAC E C A F R E T N I A T A D P0_[D11:D0]/ TX_[D5:D0] P1_[D11:D0]/ RX_[D5:D0] C D A C A D C A D GPO RADIO SWITCHING PLLs CLK_OUT RXB_P, RXB_N RXA_P, RXA_N RXC_P, RXC_N TX_MON TXA_P, TXA_N TXB_P, TXB_N SPI CTRL CTRL AUXADC AUXDACx XTALN NOTES 1. SPI, CTRL, P0_[D11:D0]/TX_[D5:D0], P1_[D11:D0]/RX_[D5:D0], AND RADIO SWITCHING CONTAIN MULTIPLE PINS. 1 0 0 - 6 4 8 1 1 图1. 产品特性 集成12位DAC和ADC的RF 1 x 1收发器 频段:70 MHz至6.0 GHz 支持时分双工(TDD)和频分双工(FDD)操作 可调谐通道带宽(BW):<200 kHz至56 MHz 3频接收器:3路差分或6路单端输入 出色的接收器灵敏度,噪声系数小于2.5 dB Rx增益控制 实时监控和控制信号用于手动增益 独立的自动增益控制 2频差分输出发射器 高线性度宽带发射器 Tx EVM: ≤−40 dB Tx噪声:本底噪声≤−157 dBm/Hz Tx监控器:动态范围≥66 dB,精度为1 dB 集成小数N分频频率合成器 2.4 Hz最大本振(LO)步长 多器件同步 CMOS/LVDS数字接口 应用 点对点通信系统 毫微微蜂窝/微微蜂窝/微蜂窝基站 通用无线电系统 概述 AD9364是一款面向3G和4G基站应用的高性能、高集成度 的射频(RF) Agile Transceiver™捷变收发器。该器件的可编程 性和宽带能力使其成为多种收发器应用的理想选择。 该器件集RF前端与灵活的混合信号基带部分为一体,集成 频率合成器,为处理器提供可配置数字接口,从而简化设 计导入。AD9364工作频率范围为70 MHz至6.0 GHz,涵盖大 部分特许执照和免执照频段,支持的通道带宽范围为200 kHz 以下至56 MHz。 直接变频接收器拥有首屈一指的噪声系数和线性度。接收 (Rx)子系统都拥有独立的自动增益控制(AGC)、直流失调校 正、正交校正和数字滤波功能,从而消除了在数字基带中 提供这些功能的必要性。AD9364还拥有灵活的手动增益模 式,支持外部控制。两个高动态范围模数转换器先将收到 的I信号和Q信号进行数字化 Rev. B Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Speci(cid:31)cations subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. 然后将其传过可配置抽取滤波器和128抽头FIR滤波器,结 果以相应的采样速率生成12位输出信号。 发射器采用直接变频架构,可实现较高的调制精度和超低 的噪声。这种发射器设计得到的Tx EVM ≤ −40 dB,可为外 部功率放大器(PA)的选择留出可观的系统裕量。板载发射 (Tx)功率监控器可以用作功率检测器,从而实现高度精确 的Tx功率测量。 完全集成的锁相环(PLL)可针对所有Rx和 Tx通道提供低功 耗的小数N分频频率合成。所有VCO和环路滤波器元件均 已集成。 AD9364内核可直接采用1.3 V稳压器供电。IC通过一个标准 四线式串行端口和四个实时输入控制引脚进行控制。全面 的 省 电 模 式 可 将 正 常 使 用 情 况 下 的 功 耗 降 至 最 低 。 AD9364采用10 mm x 10 mm、144引脚芯片级球栅阵列封装 (CSP_BGA)。 One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2013–2014 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文,敬请谅解翻译中可能存在的语言组织或翻译错误,ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性,请参考ADI提供 的最新英文版数据手册。 AD9364 目录 产品特性...........................................................................................1 应用....................................................................................................1 功能框图...........................................................................................1 概述....................................................................................................1 修订历史...........................................................................................2 技术规格...........................................................................................3 功耗—VDD_Interface ...............................................................7 功耗—VDDD1P3_DIG和VDDAx (全部1.3 V电源组合)................................................................ 8 绝对最大额定值...................................................................... 10 回流温度曲线.......................................................................... 10 热阻 ........................................................................................... 10 ESD警告.................................................................................... 10 引脚配置和功能描述.................................................................. 11 典型性能参数 ............................................................................... 15 800 MHz频段 ........................................................................... 15 2.4 GHz频段............................................................................. 20 修订历史 2/14—Revision B:初始版 5.5 GHz频段............................................................................. 24 工作原理........................................................................................ 28 一般特性................................................................................... 28 接收器 ....................................................................................... 28 发射器 ....................................................................................... 28 时钟输入选项.......................................................................... 28 频率合成器 .............................................................................. 29 数字数据接口.......................................................................... 29 使能状态机.................................................................................... 29 SPI接口...................................................................................... 30 控制引脚................................................................................... 30 GPO引脚(GPO_3至GPO_0)................................................. 30 辅助转换器 .............................................................................. 30 封装和订购信息........................................................................... 31 外形尺寸................................................................................... 31 订购指南................................................................................... 31 Rev. B | Page 2 of 32 AD9364 技术规格 除非另有说明,电气特性在VDD_GPO = 3.3 V、VDD_INTERFACE = 1.8 V、所有其他VDDx引脚 = 1.3 V、TA = 25°C下测得。 符号 最小值 典型值 70 最大值 6000 测试条件/注释 800 MHz时 2300 MHz时,RXA 2300 MHz时,RXB、RXC 5500 MHz时,RXA 最大Rx增益 最大Rx增益 最大Rx增益 Rx前端输入 19.2 MHz参考时钟 最大Rx增益 最大Rx增益 最大Rx增益 Rx前端输入 40 MHz参考时钟 最大Rx增益 最大Rx增益 最大Rx增益 Rx前端输入 40 MHz参考时钟 (针对RF频率合成器内部加倍) 单位 MHz dB dB dB dB dB dB dB dB dB dBm dBm dBm % 度 dB dB dB dBm dBm dBm % 度 dB dB dB dBm dBm dBm % 度 dB dB MHz dB dB 0 74.5 73.0 72.0 65.5 1 100 ±2 2 −18 40 −122 0.2 0.2 −42 −10 3 −14 45 −110 0.2 0.2 −42 −10 3.8 −17 42 −95 0.2 0.2 −37 −10 90 0.25 Rev. B | Page 3 of 32 6000 表1. 参数1 接收器,一般 中心频率 增益 最小值 最大值 增益步进 接收信号强度指示器 指示器 范围 精度 接收器,800 MHz 噪声系数 三阶输入交调载点 二阶输入交调载点 本振(LO)泄漏 正交 增益误差 相位误差 调制精度(EVM) 输入S11 接收器,2.4 GHz 噪声系数 三阶输入交调载点 二阶输入交调载点 本振(LO)泄漏 正交 增益误差 相位误差 调制精度(EVM) 输入S11 接收器,5.5 GHz 噪声系数 三阶输入交调载点 二阶输入交调载点 本振(LO)泄漏 正交 增益误差 相位误差 调制精度(EVM) RSSI NF IIP3 IIP2 NF IIP3 IIP2 NF IIP3 IIP2 输入S11 发射器,一般 中心频率 功率控制范围 功率控制分辨率 70 AD9364 参数1 发射器,800 MHz 输出S22 最大输出功率 调制精度(EVM) 三阶输出交调载点 载波泄漏 本底噪声 发射器,2.4 GHz 输出S22 最大输出功率 调制精度(EVM) 三阶输出交调载点 载波泄漏 本底噪声 发射器,5.5 GHz 输出S22 最大输出功率 调制精度(EVM) 三阶输出交调载点 载波泄漏 本底噪声 TX监控器输入(TX_MON) 最大输入电平 动态范围 精度 LO频率合成器 LO频率阶跃 积分相位噪声 800 MHz 2.4 GHz 5.5 GHz 参考时钟(REF_CLK) 输入 频率范围 信号电平 辅助转换器 模数转换器 分辨率 输入电压 最小值 最大值 DAC 分辨率 符号 最小值 OIP3 OIP3 OIP3 19 10 典型值 −10 8 −40 23 −50 −32 −157 −10 7.5 −40 19 −50 −32 −156 −10 6.5 −36 17 −50 −30 −151.5 4 66 1 2.4 0.13 0.37 0.59 最大值 1.3 12 0.05 VDDA1P3_BB − 0.05 10 50 80 Rev. B | Page 4 of 32 单位 dB dBm dB dBm dBc dBc dBm/Hz dB dBm dB dBm dBc dBc dBm/Hz dB dBm dB dBm dBc dBc dBm/Hz dBm dB dB Hz ° rms ° rms ° rms MHz MHz V p-p 位 V V Bits 测试条件/注释 1 MHz信号音(50 负载) 119.2 MHz参考时钟 0 dB衰减 40 dB衰减 90 MHz偏移 1 MHz信号音(50 负载) 40 MHz参考时钟 0 dB衰减 40 dB衰减 90 MHz偏移 7 MHz信号音(50 负载) 40 MHz参考时钟 (针对RF频率合成器内部加倍) 0 dB衰减 40 dB衰减 90 MHz偏移 2.4 GHz,40 MHz参考时钟 100 Hz至100 MHz,30.72 MHz 参考时钟(针对RF频率合成器 内部加倍) 100 Hz至100 MHz,40 MHz参考 时钟 100 Hz至100 MHz,40 MHz参考时 钟(针对RF频率合成器内部加倍) REF_CLK要么为XTALP/XTALN引 脚的输入,要么为直接连接XT ALN引脚的线路 晶振输入 外部振荡器 交流耦合外部振荡器 参数1 输出电压 最小值 最大值 输出电流 数字规格(CMOS) 逻辑输入 输入电压 高 低 输入电流 高 低 逻辑输出 输出电压 高 低 数字规格(LVDS) 逻辑输入 输入电压范围 输入差分电压阈值 接收机差分输入阻抗 逻辑输出 输出电压 高 低 输出差分电压 输出失调电压 通用输出 输出电压 高 低 输出电流 SPI时序 SPI_CLK 周期 脉冲宽度 SPI_ENB建立至第一 最后SPI_CLK下降沿至SPI_ENB 保持 SPI_DI 数字输入建立至SPI_CLK 数据输入保持至SPI_CLK SPI_CLK上升沿至输出数据至 延迟 4线模式 3线模式 总线周转时间,读 总线周转时间,读 AD9364 测试条件/注释 对中的各差分输入 可分75 mV个阶跃编程 VDD_INTERFACE = 1.8 V 基带处理器(BBP)驱动最后 地址位后 AD9364驱动最后数据位后 符号 最小值 tCP tMP tSC tHC VDD_INTERFACE × 0.8 0 −10 −10 VDD_INTERFACE × 0.8 825 −100 1025 150 VDD_GPO × 0.8 20 9 1 0 典型值 0.5 VDD_GPO − 0.3 10 100 1200 10 tS tH tCO tCO tHZM tHZS 2 1 3 3 tH 0 最大值 VDD_INTERFACE VDD_INTERFACE × 0.2 +10 +10 VDD_INTERFACE × 0.2 1575 +100 1375 VDD_GPO × 0.2 8 8 tCO (max) tCO (max) 单位 V V mA V V A A V V mV mV Ω mV mV mV mV V V mA ns ns ns ns ns ns ns ns ns ns Rev. B | Page 5 of 32
更多简介内容

推荐帖子

评论

登录/注册

意见反馈

求资源

回顶部

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })
×