Allegro
中的约束规则设½
w
w
Allegrophan
刚½五个字
w
.p
cb
bb
s.c
om
修订记½
日期
2008-12
2009-09-08
2009-10-14
版本
V1.0
V1.1
V1.2
小改，修改部分措辞
小改，更正、修改几个错漏之处。添加一些说明性文字。
感谢群里的½猪、梦姑娘等朋友的指正！
描述
初版，学完的总结。适用于
Cadence 15.5
版本。
½者
Allegrophan
Allegrophan
Allegrophan
w
w
w
.p
cb
bb
s.c
om
目 ½
w
w
w
.p
cb
bb
s.c
一：Physical（Line/vias）rule 物理特性（线½和过孔）约束设½：.............
4
1）“Set values”设½约束特征值.................................................................... 5
2）“Attach property”绑定约束..................................................................... 6
3）“Assignment table”约束规则分配........................................................ 8
二
“Spacing rule”间距约束设½........................................................................... 9
1）“Set values”设½约束特征值................................................................9
2）“Attach property”绑定约束.................................................................10
3）“Assignment table”约束规则分配...................................................... 11
三
Constraint areas
区域约束设½......................................................................
12
四
Allegro
中走线长度的设½............................................................................13
1）差分线等长设½......................................................................................13
2）一组 Net
等长..........................................................................................
16
3）XNet
等长................................................................................................
17
om
线½、线距、区域的约束主要在
“Constraints
Sys”中设½，点击“Setup/Constraints”
或点击图标
打开“Constraints
Sys”窗口，如下：
默认约束设½
cb
bb
w
.p
w
值，如下：
s.c
间距约束设½
区域约束设½
design rules
rules。Standard
design rules
仅有一级分类，点击“Set
standard values”设½默认约束
w
“Constraints
Sys”窗口分两个级别，
第一级别有两类：
Standard design rules
和
Extended
Extended
om
线½约束设½
这里可以设½默认值，
窗口中所有设½值各自分属于
spacing rule
和
Physical rule
中名为
“Default”的约束集。
Extended
“Extended
design rules
rules”下一级分为三类不同约束设½：Spacing
rule
间距约束设½、
½。它们的下一级分类其实是具½约束设½的操½步骤，分别有：
“Set
values”、“Attach
property”、“Assignment table”和“Set DRC modes”。
设½：
w
间距，其中
B）的线½线距可用于 Neck mode
在
BGA
区域的出线。
w
我们以以下的
DDR2
部分的线½要求为例进行设½：
单端阻抗
50Ω，差分阻抗 100Ω。表中的间距是指一对差分线 P
和
N
之间的
Air Gap
w
.p
一：
Physical
（
Line/vias
）
rule
物理特性（线½和过孔）约束
一：Physical
Line/vias）
Physical（
cb
bb
Physical（Line/vias）rule
物理特性（线½和过孔）约束设½和
Constraint areas
区域约束设
s.c
om
V1.1→V1.2
这 里 的
Same net
DRC
应该打开，
特
别是绕等长的时
候。我没用过，也
就没有讲到，以后
研究了再补充。
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
评论