热搜关键词: 电路基础ADC数字信号处理封装库PLC

rar

基于FPGA的数字存储示波器的设计.rar

  • 1星
  • 2014-03-05
  • 2.31MB
  • 需要1积分
  • 3次下载
标签: 基于FPGA的数字存储示波器的设计

基于FPGA的数字存储示波器的设计

数字存储示波器在仪器仪表领域中占有重要的地位,应用范围相当广泛,所以对示波器的研制有重要的理论和实际意义。本文针对数字存储示波器的设计进行了深入的研究,旨在研制出100MHz带宽的数字存储示波器。  从各个方面考虑,选用了DSP、FPGA和单片机的方案来设计整个系统。整个系统采用单通道的方式。信号进来首先经过前端的调理电路把信号电压调整到AD的输入电压范围之内,这里调理电路主要是由信号衰减电路和信号放大电路所组成。调理后的信号再送到AD变换电路里面完成信号的数字化。然后把AD转换后的数据送到FPGA中,并把数据保存到FPGA中的FIFO中,FPGA中的电路主要包括有FIFO、触发系统、峰值检测、时基电路等。  DSP处理器主要是用来从FIFO中提取数据并进行相应的处理。因为DSP运算速度快,所以本文利用DSP来完成滤波和波形重建的时候的插值算法等功能。然后DSP利用其多缓冲串口把数据送到单片机,单片机把从DSP中发送过来的数据显示到LCD上,同时利用单片机来管理键盘等功能。在软件方面主要完成了程序的一些初始化驱动,比如说是FLASH驱动、LCD驱动、DSP串口初始化、FPGA初始化等相关工作。  由于本文采用FPGA,使得数字存储示波器的设计比较灵活,容易升级。可以根据自己的需要进行相关的改进,例如对外围电路做进一步地扩展。

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

  • basic timer中断进不去
    不知道什么原因导致的?下面是设置项,用的是F4152 也是比着别人写的void main( void ){u8 i;WDTCTL = WDTPW + WDTHOLD;// Stop watchdog timer to prevent time out resetFLL_CTL0 |=XCAP11PF;//设置匹配电容为12Pfdo{IFG1 &= ~OFIFG;// Clear OSCFault
  • 急需工程师
    我们公司现在急需几名工程师,分别是机械工程师、固件工程师、结构工程师,主要是做手机配件之类的,比如手机充电器、数据线、移动电源之类的,要求会英文,待遇20k-25k/月,感兴趣的请联系我,谢啦!QQ:1636826598
  • 如何安装sql server 2000复制组件?
    请教高手,我用的是sql server 2000 personal edition,用vs 2005编程,想安装sql ce,已经安装了iis,也运行了Program Files\Microsoft Visual Studio 8\SmartDevices\SDK\SQL Server\Mobile\v3.0下的sql2kcnsp3a.msi和sql2kcnsp4.msi,但是在安装sqlce30
  • 驱动安装
    USB芯片用的是Cypress的Cy68013a,驱动程序也是由Cypress提供的ezusb.sys,和ezusbw2k.inf文件。在大多数的机子上都可以安装驱动,但是在有几台机子上不能安装。应该是硬件向导不能找到对应的INF文件,但是INF文件明明就有,硬件向导为什么就是找不到呢?请问这是什么原因?怎么解决?补充说明:机子都是XP系统。
  • cortex二种模式的堆栈.
    ..上电后默认的是sp_main吧.看IAR启动时,通过__vetco_table安装到了CSTACK顶端..为什么没有在xcl文件中定义sp_process的堆空间?cortex中断也没有汇编处理,没看到设置sp的地方哦,不是中断后就使用sp_process么???~.
  • 贴片三极管参数
  • 新年新气象 2010年EEWORLD社区每月明星人物评选重磅出击 每月20份礼物等你拿
  • [基于ESP32S3的语音及视觉模块] 第一版原理图及电路设计
  • E4简易智能电动车
  • 分享MSP430串口接收控制LED

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×