热搜关键词: 电路基础ADC数字信号处理封装库PLC

rar

ds18b20的详细使用资料包括源代码和中文使用手册

  • 1星
  • 2014-03-05
  • 769.94KB
  • 需要1积分
  • 1次下载
标签: 详细

详细

使用

详细

资料

资料

包括

包括

源代码

源代码

ds18b20的详细使用资料包括源代码和中文使用手册

展开预览

猜您喜欢

推荐帖子 最新更新时间:2024-11-11 17:33

开关电源PCB设计
     PCB设计对电源的参数有重要的影响。一个差的PCB,EMC性能差、输出噪声大、抗干扰能力弱,甚至基本功能都可能有缺陷。本文结合开关电源的特点及工程经验,简述开关电源PCB一些最基本的原则。 1、间距 对于高电压产品必须要考虑到线间距。能满足相应安规要求的间距当然最好,但很多时候对于不需要认证,或没法满足认证的产品,间距就由经验决定了。多宽的间距合适?必须考虑生产能否保证板面清洁、环境
qwqwqw2088 模拟与混合信号
一段MSP430、DS1302、LCD1602程序分享
#include "io430.h"unsigned char tt0[]="Time:";unsigned char tt1[]="Data:";unsigned char tt2[]="week:";unsigned char tt3[]="temp:";//static char ch[7][3]={"Sun","Mon","Tue","Wed","Thu","Tri","Sat"};uns
Jacktang 微控制器 MCU
基于MSP430F5529按键的长按与短按
长按与短按的区别只是加上一个适当的延时然后再去判断引脚状态。 定义: #define KEYDIR P2DIR #define KEYIN P2IN #define KEYIFG P2IFG #define KEYIE P2IE #define KEYIES P2IES #define KEYREN P2REN #define S1 BIT0 extern unsig
fish001 微控制器 MCU
ZYNQ烧NAND FLASH遇到NAND write to offset xxxx failed -12的解决办法
使用vivado烧NAND一直提示NAND write to offset xxxx failed -12,换了几个板子都不好用 因为之前2018.3是好用的,没想过可能是软件版的问题,直到后来搜到这个帖子,抱着试试看的态度,结果2018.3烧录一切正常 https://bbs.eeworld.com.cn/thread-1085626-1-1.html 不知道为什么会出现这种情况
littleshrimp FPGA/CPLD
BB方案进展(基于BB及FPGA的高速数据采集及DDS信号发生)
本帖最后由 黑非拉 于 2014-4-16 13:30 编辑 扩展的FPGA原理图及PCB图原理图及PCB图的具体内容见上传的FPGA_DIY_BOARD附件吧!主要有几个部分:(1)FPGA最小系统及与BBB的GPMC接口FPGA选用比较挫的EP2C5T144C8N ,主要原因是够便宜、够用,当然在做高速数据采集时就有点勉强了,因为我是用FPGA的内部资源来做数据采集的缓存的,这个缓存就非常
黑非拉 DSP 与 ARM 处理器
5.EV_HC32F460_Timer之正交编码器调试
本帖最后由 gao_hex 于 2021-5-23 23:40 编辑 简介 Timer HC32F460 中与 PWM 相关的外设有 – 3 个多功能 16bit PWM Timer(Timer6) – 3 个 16bit 电机 PWM Timer(Timer4) – 6 个 16bit 通用 Timer(TimerA) – 2 个 16bit 基础 Timer(Ti
gao_hex 国产芯片交流
linux编译知识点
在linux下进行编译uboot时,要把下载的压缩包放在linux的目录下解压缩,才能正常编译 开始我使用官方的压缩包,在Windows下解压缩,编译总是出错,百度才知道是Windows和Linux系统的不兼容造成的,下面是出错的 发帖给大家提醒一下                                                                    
star_66666 Linux与安卓
闪存Data Retention测试方法
转自这里 Data Retention概述 随着时间的流失,闪存介质中保存的数据会发生保存错误,如上篇文章《闪存误码产生根源分析》中所述,数据保存(Data Retention)发生错误主要是由两种原因造成:1. Data Retention的错误原因之一是FG的经时击穿TDDB(time dependent dielectric breakdown )导致了低场漏电流变的越来越大,漏电流
白丁 FPGA/CPLD

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×