热搜关键词: 电路基础ADC数字信号处理封装库PLC

pdf

音频功放设计

  • 1星
  • 2015-04-07
  • 48.64MB
  • 需要1积分
  • 9次下载
标签: 功放设计

功放设计

很好的专用音频功放设计资料

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

  • 瑞信报告:俄贫富差距为世界之最 中国家庭财富持续增长
    9日,总部位于瑞士的瑞信研究院发布其第四份年度《全球财富报告》。报告称,自2000年以来,中国人均财富几乎翻了两番,从5700美元升至2013年的2.223万美元,中国与美国、德国一道,成为过去一年全球财富的三大增长来源;与此同时,世界贫富不均的问题依然严重,特别是苏联解体之后的俄罗斯,正面临着史无前例的贫富差距问题。分析人士认为,俄罗斯自90年代以来的变革是酿成这一后果的关键原因。报告称,从20
  • 变压器设计要点
    变压器设计要点 (1)脉冲源和负载均为场效应管,其输入电容较大,通常采用减小L△来加速磁复位,但减小电感容易引起欠阻尼振荡,严重时会导致V2场效应管二次导通或截止不充分,因此必须控制初级电感值,保证变压器能达到磁复位和不出现欠阻尼振 荡,在控制电感值还不能达到满意结果时,可以调整次级并联电阻R1;当R1减小时,振荡会消失,但恢复时间会延长,所以电路和变压器两者之间应具有调整范围,以保证在不出现振荡
  • PCB LAYOUT技术大全
    1.原理图常见错误:(1)ERC报告管脚没有接入信号:a. 创建封装时给管脚定义了I/O属性;b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;c. 创建元件时pin方向反向,必须非pin name端连线。(2)元件跑到图纸界外:没有在元件库图表纸中心创建元件。(3)创建的工程文件网络表只能部分调入pcb:生成netlist时没有选择为global。(4)当使用自己创建的多部分
  • FPGA控制DSP上电复位程序
    module DSP_RST(input clk_25m,input RESETSTAT,//DSP复位状态 0表示复位态 1表示工作态input LOCKED,//时钟模块是否正常output ref LRESETNMIENz = 1'b0,//局部复位管脚output reg PORz=1'b0,//Power-on Resetoutput reg RESETFULL=1
  • 如何应用CDMA实现C/S结构系统中图片的传输?
    最近有一个项目,C/S结构,需求中需要用无线传输来实现服务器到客户端的数据传输——经常会涉及到一些1M左右的图片传输。业主准备用CDMA来实现,除了用CDMA模块来实现,是不是也可以用CDMA上网卡来实现?哪位大侠有这方面的成功案例,给我介绍一下。先行谢过!
  • 关于魏坤示波器将采样数据转换成现实数据的理解
  • EEWORLD大学堂----我是如何使用数字雕刻软件Zbrush制作3D打印模型的
  • vxworks ping不通 0xd0003
  • 【获奖通知】免费获赠500块LPC800迷你板第二批获奖名单
  • Anyone has techwell tw6802 datasheet?

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×