热搜关键词: matlab人工智能算法嵌入式雷达电机驱动

pdf

从零开始学CPLD和Verilog HDL编程技术_通过实践的方法让初学者轻松学会CPLD系统设计技术

  • 1星
  • 2024-10-27
  • 35.46MB
  • 需要1积分
  • 7次下载
标签: verilog

verilog

CPLD是“复杂可编程逻辑器件”的缩写。CPLD可以完成任何数字器件的功能,上至高性能CPU,下至简单的74系列数字电路,都可以用CPLD来实现。CPLD如同一张白纸或昌一堆积木,工程师可以通过传统的原理图输入法或硬件描述语言(如Verilog  HDL)自由地设计一个数字系统。通过软件仿真,我们可以事先验证设计的正确性。在PCB完成以后,还可以利用CPLD的在线修改能力,随时修改设计而不必改动硬件电路。用CPLD来开发数字电路,使用灵活,设计周期短,费用低,而且可靠性好,承担风险小,因而很快得到普遍应用,发展非常迅速。

第一章  CPLD与FPGA概述

第二章  CPLD实验仪介绍

第三章  CPLD开发软件和仿真软件的使用

第四章  初识Verilog  HDL

第五章  Verilog  HDL数据类型与运算符

第六章  Verilog  HDL基本语句

第七章  Verilog  HDL的描述方式

第八章  用Verilog  HDL描述数字电路

第九章  CPLD实验与综合设计实例

展开预览

评论

G886
老古董级资料,谢谢!
2024-10-31 19:49:21
登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×