Xilinx 应用指南：使用 Virtex-5 FPGA 器件实现 DDR SDRAM 控制器

1星
2025-03-31
588.98KB
需要2积分
0次下载

文档简介
猜您喜欢
推荐下载
用户评论0

标签： FPGA Xilinx

XAPP851 - 使用 Virtex-5 FPGA 器件实现 DDR SDRAM 控制器 The xapp851.zip archive includes the following subdirectories. The specific contents of each subdirectory below: rtl - HDL design files sim - simulation files synth - Synthesis related files par - Place/Route related files

本应用指南描述了在 Virtex™-5 器件中实现的 200 MHz DDR SDRAM （JEDEC DDR400

(PC3200) 标准）控制器。本设计实现使用 IDELAY 单元调整读数据时序。读数据时序校准和调

整在此控制器中完成。

DDR SDRAM 器件是低成本、高密度的存储资源，在很多存储器供应商处均可获得。本参考设

计利用 DDR400 SDRAM 器件开发而成

展开预览

猜您喜欢

上传者

: windec02; 查看他的其他资源

推荐内容

开源项目推荐更多

热门活动

热门器件

用户搜过

随便看看

热门下载

热门标签

厂商技术中心

TI 技术论坛

TI 在线培训

Qorvo 射频技术研习社

EEWorld订阅号

EEWorld服务号

汽车开发圈

机器人开发圈

EEWorld电子技术资料下载——分享有价值的资料

索引文件: 1 13 16 12 8

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

举报人：
被举报人：	windec02
举报的资源分：	2
* 类型：
	请您提供公司营业执照和软件相关版权到service@eeworld.com.cn
* 详细原因：

Xilinx 应用指南： 使用 Virtex-5 FPGA 器件实现 DDR SDRAM 控制器

文档简介

评论

Xilinx 应用指南：使用 Virtex-5 FPGA 器件实现 DDR SDRAM 控制器