pipelineADC的设计全过程

该文档是关于ESPRIT项目29261的第四次项目会议记录，主题为“MIXMODEST”，由葡萄牙里斯本的高等技术学院（Instituto Superior Técnico）的集成电路和系统小组（IST&CI）贡献。文档详细介绍了15位@10MS/s模数转换器（ADC）的架构设计，包括前端设计、信号放大器、采样/保持（S/H）电路、系统噪声和失真、Flash ADC、校准比较器、后端设计、功耗和面积估算，以及一些CAD设置问题。 文档首先介绍了流水线ADC的架构，然后详细讨论了前端放大器的设计，包括其对电阻变化的影响和电阻模型。接着，文档展示了用于S/H和残差放大器的放大器主电路图，并提供了这些放大器的频率响应图。表格1列出了S/H放大器和残差放大器的主要特性，包括噪声、增益带宽积（GBW）、相位裕度、开环增益、共模反馈增益带宽积（CMFGBW）、共模反馈相位裕度、谐波失真以及电流消耗等参数。这些参数在不同条件下进行了仿真，包括不同温度范围、电容和电阻的变化、参考电流的变化以及电源电压范围。 文档还包含了S/H放大器和残差放大器的蒙特卡洛仿真结果，以及前端噪声和DAC包含在内的模拟前端噪声。此外，还讨论了S/H+残差放大器的瞬态响应和布局，以及Flash比较器的输入采样网络和布局。 在后端设计部分，文档描述了MDAC放大器和比较器的设计，包括它们的频率响应和瞬态响应。还提供了1.5b/stage流水线ADC在0.35μm CMOS工艺中的实现，以及功耗和面积估算的表格。 最后，文档讨论了一些CAD设置问题，包括Hspice和Eldo模型转换、网表生成、电容和电阻提取问题，以及Diva LVS的缺失等。这些问题影响了设计流程和仿真的准确性。文档以对项目的贡献和结论作为结尾，强调了流水线架构、前端模块、信号放大器设计、系统噪声和失真、Flash设计、高分辨率比较器、后端模块、放大器和比较器、布局以及功耗和面积估算的重要性。