pdf

Verilog超详细教程-北京大学于敦山

1星
2017-10-22
1.43MB
需要2积分
5次下载

文档简介
文档解析
猜您喜欢
推荐下载
用户评论0

标签： Verilog FPGA

非常详细的Verilog课件

文档内容节选

数字集成电路设计入门从HDL到版图于敦山北大微电子学系课程内容一介绍Verilog HDL 内容包括： Verilog应用 Verilog语言的构成元素结构级描述及仿真行为级描述及仿真延时的特点及说明介绍Verilog testbench 激励和控制和描述结果的产生及验证任务task及函数function 用户定义的基本单元primitive 可综合的Verilog描述风格课程内容二介绍Cadence Verilog仿真器内容包括：设计的编译及仿真源库source libraries的使用用VerilogXL命令行界面进行调试用NC Verilog Tcl界面进行调试图形用户界面GUI调试延时的计算及反标注annotation 性能仿真描述如何使用NC Verilog仿真器进行编译及仿真如何将设计环境传送给NC Verilog 周期cycle仿真课程内容三逻辑综合的介绍简介设计对象静态时序分析 STA design analyzer环境可综合的HDL编码风格可综合的Ve......

展开预览

文档解析

本文档是关于数字集成电路设计的课程内容，涵盖了从硬件描述语言（HDL）到版图设计的全过程。课程首先介绍了Verilog HDL，包括其应用、语言构成元素、结构级和行为级描述及其仿真，以及延时特点和测试台的介绍。接着，课程深入讲解了Cadence Verilog仿真器的使用，包括设计的编译与仿真、源库的使用、调试界面操作以及性能仿真描述。此外，还涉及了逻辑综合的基础知识、静态时序分析和可综合的HDL编码风格。课程内容还包括设计约束的设置、设计优化、编译以及FSM优化等实验部分，以及自动布局布线工具的简介。整个课程共包含54学时，分为讲课、实验和考试三部分。文档还提供了相关参考书籍信息，如《硬件描述语言Verilog》等。通过本课程，学生将学习到使用HDL进行电路设计的方法，包括ASIC设计流程、RTL级设计、Verilog的历史和用途，以及Verilog在不同抽象级上的应用。

猜您喜欢

上传者

: zhsj; 查看他的其他资源

举报人：
被举报人：	zhsj
举报的资源分：	2
* 类型：
	请您提供公司营业执照和软件相关版权到service@eeworld.com.cn
* 详细原因：

Verilog超详细教程-北京大学于敦山

文档简介

评论