热搜关键词: 电路基础ADC数字信号处理封装库PLC

doc

上拉电阻与下拉电阻

  • 1星
  • 2015-09-19
  • 221.5KB
  • 需要1积分
  • 1次下载
标签: 上拉下拉电阻

上拉下拉电阻

上拉电阻下拉电阻的原理

文档内容节选

上拉电阻与下拉电阻 上下拉电阻:      1当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平 一般为35V,    这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值      2OC门电路必须加上拉电阻,以提高输出的搞电平值      3为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻      4在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生 降低输入阻抗,提供泄荷通路      5芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干 扰能力      6提高总线的抗电磁干扰能力管脚悬空就比较容易接受外界的电磁干扰      7长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制 反射波干扰 上拉电阻阻值的选择原则包括      1从节约功耗及芯片的灌电流能力考虑应当足够大电阻大,电流小      2从确保足够的驱动电流考虑应当足够小电阻小,电流大      3对于高速电路,过大的上拉电阻可能边沿变平缓 综合考虑以上三点通常在1k到10k之间......

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×