高速CMOS电路的光接收器

With  the  exponential  growth  of  the  number  of  Internet  nodes,  thevolume  of  the  data  transported  on  the  backbone  has  increased  withthe  same  trend.  The  load  of  the  global  Internet  backbone  will  soonincrease  to  tens  of  terabits  per  second.  This  indicates  that  the  backbonebandwidth  requirements  will  increase  by  a  factor  of  50  to  100  every  sevenyears.Transportation  of  such  high  volumes  of  data  requires  suitable  mediawith  low  loss  and  high  bandwidth.  Among  the  available  transmissionmedia,  optical  fibers  achieve  the  best  performance  in  terms  of  loss  andbandwidth.High-speed  data  can  be  transported  over  hundreds  of  kilometers  ofsingle-mode  fiber  without  significant  loss  in  signal  integrity.  These  fibersprogressively  benefit  from  reduction  of  cost  and  improvement  of  performance.Meanwhile,  the  electronic  interfaces  used  in  an  optical  network  arenot  capable  of  exploiting  the  ultimate  bandwidth  of  the  fiber,  limitingthe  throughput  of  the  network.  Different  solutions  at  both  the  systemand  the  circuit  levels  have  been  proposed  to  increase  the  data  rate  ofthe  backbone.System-level  solutions  are  based  on  the  utilization  of  wave-divisionmultiplexing  (WDM),  using  different  colors  of  light  to  transmit  severalsequences  simultaneously.  In  parallel  with  that,  a  great  deal  ofeffort  has  been  put  into  increasing  the  operating  rate  of  the  electronictransceivers  using  highly-developed  fabrication  processes  and  novel  circuittechniques.The  design  of  the  clock  and  data  recovery  (CDR)  circuit  is  the  mostchallenging  part  of  building  a  high-speed  optical  transceiver  because  ofthe  complexity  of  this  block.  In  this  book,  the  design  and  experimentalresults  of  two  CDR  circuits  are  described.  Both  the  circuits  achieve  ahigh  operating  speed  by  employing  the  concept  of  “half  rate”,  meaningthat  the  clock  frequency  is  half  the  data  rate.  Furthermore,  broadbandcircuit  techniques  including  wideband  amplification  and  high-speedmatched  filtering  are  described  in  this  book.The  two  CDR  circuits  benefit  from  two  major  techniques  for  phasedetection,  namely  linear  and  binary.  The  design  of  the  linear  phase  detectoris  based  on  a  new  technique  that  allows  a  fast  speed  and  low  powerconsumption  because  of  its  simplicity.  The  new  binary  phase/frequencydetector  provides  a  wide  capture  range  and  a  phase  error  signal  thatis  only  revalidated  at  data  transitions.  Furthermore,  the  design  of  theCDR  circuits  involves  utilization  of  two  major  types  of  voltage-controlledoscillators,  which  are  ring  and  LC-tuned.  The  ring  oscillator  describedin  this  work  achieves  a  wide  tuning  range  and  low  power  consumption.The  LC  oscillator  benefits  from  a  new  topology  that  provides  multiplephases  with  low  jitter.