热搜关键词: 电路基础ADC数字信号处理封装库PLC

rar

中规模集成时序逻辑设计

  • 1星
  • 2013-09-22
  • 559.36KB
  • 需要1积分
  • 0次下载
标签: 中规模集成时序逻辑设计

中规模集成时序逻辑设计

中规模集成时序逻辑设计:计数器:在数字逻辑系统中,使用最多的时序电路要算计数器了。它是一种对输入脉冲信号进行计数的时序逻辑部件。9.1.1    计数器的分类1.按数制分  (1)二进制计数器。按自然态序循环经历2n个独立状态,因此又可称作模M=2n进制计数器。(2)非二进制计数器。在计数时所经历的独立状态数不为M≠2n,称为非二进制计数器。如十进制、八进制、十二进制、十六进制计数器等。(1)加计数器。按输入一个脉冲就进行一次加1运算的计数器称为加计数器。

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×