常织物在深亚微米集成电路设计

Regularity  is  a  feature,  which  can  provide  better  guarantees  that  the  layoutdesigned  by  a  CAD  tool  is  replicated  in  the  fabrication.  As  the  limits  of  themask-making  system  (finite  aperture  of  projection)  are  reached  with  smallergeometries,  the  actual  layout  patterns  on  the  wafer  differ  from  that  producedby  a  CAD  tool.  Although  pre-distortion  can  be  added  to  offset  some  of  thereal  distortions,  the  number  of  layout  patterns  generated  by  a  conventionaldesign  flow  can  make  this  task  take  an  unreasonable  amount  of  time  andgenerate  an  enormous  data  set.  Beyond  what  optimal  pre-distortion  could  do,regular  circuit  and  interconnection  structures  can  reduce  variations  further.Another  motivation  for  using  regularity  is  the  timing  closure  problem,  whicharises  because  the  design  flow  is  sequential;  early  steps  need  to  predict  whatthe  later  steps  will  do.  Inaccurate  prediction  leads  to  wrong  decisions,  whichcan  only  be  discovered  later,  making  design  iteration  necessary.  Preventingsuch  iterations  is  difficult,  but  use  of  regular  structures,  can  make  estimationmuch  more  accurate.The  following  developments  have  been  made  to  implement  a  timingdrivenModule-Based  chip  design  flow:  (1)  new  regular  circuit  structures  andtheir  design  methodologies,  (2)  a  new  integrated  placement  and  routingalgorithm  that  simplifies  the  standard-cell  physical  design,  (3)  a  new  blocklevelplacement  and  routing  algorithm  with  buffer  insertion  and  (4)  a  multiversionapproach  allowing  each  module  to  carry  several  versions  that  can  beselected  by  the  block-level  physical  design  algorithm.  Test  results  show  thatthis  design  flow  can  reach  timing  closure  much  faster  than  the  PhysicalSynthesis  flow  (represented  by  several  commercial  synthesis  tools)  andachieve  shorter  clock  cycle  times.