热搜关键词: 电路基础ADC数字信号处理封装库PLC

rar

如何仿真IP核(建立modelsim仿真库完整解析)

  • 1星
  • 2014-03-05
  • 1.15MB
  • 需要1积分
  • 0次下载
标签: 如何仿真IP核

如何仿真IP核

建立modelsim仿真库完整解析

如何仿真IP核

  IP核生成文件:(Xilinx/Altera  同)   IP核生成器生成  ip  后有两个文件对我们比较有用,假设生成了一个  asyn_fifo  的核,则asyn_fifo.veo  给出了例化该核方式(或者在  Edit-》Language  Template-》COREGEN  中找到verilog/VHDL  的例化方式)。asyn_fifo.v  是该核的行为模型,主要调用了  xilinx  行为模型库的模块,仿真时该文件也要加入工程。(在  ISE中点中该核,在对应的  processes  窗口中运行“  View  Verilog  Functional  Model  ”即可查看该  .v  文件)。如下图所示。

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×