热搜关键词: 电路基础ADC数字信号处理封装库PLC

pdf

Virtex-5 GTP Transceiver Wizar

  • 1星
  • 2013-09-22
  • 143.14KB
  • 需要1积分
  • 1次下载
标签: transceive

transceive

The  LogiCORE™  GTP  Wizard  automates  the  task  of  creating  HDL  wrappers  to  configure  the  high-speed  serial  GTP  transceivers  in  Virtex™-5  LXT  and  SXT  devices.  The  menu-driven  interface  allows  one  or  more  GTP  transceivers  to  be  configured  using  pre-definedtemplates  for  popular  industry  standards,  or  from  scratch,  to  support  a  wide  variety  of  custom  protocols.The  Wizard  produces  a  wrapper,  an  example  design,  and  a  testbench  for  rapid  integration  and  verification  of  the  serial  interface  with  your  custom  functionFeatures•  Creates  customized  HDL  wrappers  to  configureVirtex-5  RocketIO™  GTP  transceivers•  Users  can  configure  Virtex-5  GTP  transceivers  toconform  to  industry  standard  protocols  usingpredefined  templates,  or  tailor  the  templates  forcustom  protocols•  Included  protocol  templates  provide  support  for  thefollowing  specifications:  Aurora,  CPRI,  FibreChannel  1x,  Gigabit  Ethernet,  HD-SDI,  OBSAI,OC3,  OC12,  OC48,  PCI  Express®  (PCIe®),  SATA,SATA  II,  and  XAUI•  Automatically  configures  analog  settings•  Each  custom  wrapper  includes  example  design,  testbench;  and  both  implementation  and  simulation  scripts

展开预览

猜您喜欢

评论

登录/注册

意见反馈

求资源

回顶部

推荐内容

热门活动

热门器件

随便看看

  • 关于LM324正弦震荡电路
    请教一下,如何制作一个正弦振荡电路,满足以下要求:芯片用lm324,单电源5V供电,频率10k到100k可调,自己捣鼓了几天实在是没弄出来!。。用文氏桥的改进型也没办法达到100KHZ。。求各位大神指点。。
  • 100个PCB人,99个会在这些地方出错(上)
    一、原理图常见错误(1)ERC报告管脚没有接入信号:a. 创建封装时给管脚定义了I/O属性;b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;c. 创建元件时pin方向反向,必须非pin name端连线。d.而最常见的原因,是没有建立工程文件,这是初学者最容易犯的错误。(2)元件跑到图纸界外:没有在元件库图表纸中心创建元件;(3)创建的工程文件网络表只能部分调入pcb:生成ne
  • msp430g2553串口通信 用串口精灵 无法接受发送
    #include#define uchar unsigned char#define uint unsigned intuchar com;void ckinit(){UCA0CTL1|=UCSWRST;UCA0CTL1|=UCSSEL_2;UCA0CTL0&=~UC7BIT;UCA0BR0=0x41;UCA0BR1=0x03;UCA0MCTL=0;IE2=UCA0TXIE+UCA0RXIE;UC
  • 请教大家一个异步FIFO的问题
    最近在做一个异步的fifo,有一些疑问想请教大家:首先,我使用的SRAM模型是这样的:在写时钟wrclk的上升沿检测写使能valid_wr,如果有效,则在相应的地址wraddr中写入数据datain,在读时钟rclk的上升沿检测读使能valid_rd,如果有效,则读出相应地址raddr的数据dataout。(valid_wr和使能wr_en及full_n有关,valid_rd和使能rd_en及em
  • 设备控制的简易实现方法
    设备控制的简易实现方法
  • 三星2410 IIS总线驱动!
  • 疑惑!!!关于Cortex-M3的二个SP
  • MSP430 ADC模数例程
  • PCB编号的问题
  • CCS for MSP430问题求助!

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
×