pdf
硬件架构的艺术 数字电路的设计方法与技术（印）阿罗拉著B机械工业出版社 标签：电子
积分：1
类型：技术文档 上传者：nonogugu66 上传时间：2019-02-27 简介：硬件架构的艺术 数字电路的设计方法与技术（印）阿罗拉著B机械工业出版社
《硬件架构的艺术：数字电路的设计方法与技术》揭示硬件架构的设计艺术，涵盖作者从事芯片设计行业十多年的经验和研究成果。本书共分9章，第1章介绍亚稳态的概念、量化方法和减少其影响的技术；第2章介绍同步设计的时钟技术，并提出可行的时钟方案以及系统复位策略。第3章介绍在设计中使用异步时钟或“处理多个时钟”时会出现的问题及解决方法。第4章介绍时钟分频器的各个方面和实现方法。第5章讲述低功耗设计技术，以减少动态和静态功耗。第6章介绍如何把流水线技术应用在处理器的设计中，从而提高性能；第7章讨论使用最佳字节顺序的方法；第8章阐述去抖动技术，以消除毛刺和噪声。第9章介绍电磁干扰的原理、规程、标准和认证，以及电磁干扰的影响因素和减少电磁干扰的方法。
pdf
计算机体系结构基础 标签：体系结构
积分：1
类型：技术文档 上传者：sigma 上传时间：2022-02-13 简介：本书作者皆为国内从事微处理器设计的一线科研人员，针对我国“计算机体系结构”课程本土化教材欠缺的现状，计划出版一套分别面向本科、硕士、博士教育的“计算机体系结构”教材，目的是建设完整的课程体系，由浅入深地培养“造计算机”的人才。这套教材具有以下特点：
● 系统性。计算机系统结构研究的是“系统”而非“结构”，既要上知应用程序、编译程序和操作系统等“天文”知识，也要下知逻辑、电路和集成电路工艺等“地理”知识，把体系结构、基础软件、电路和器件融会贯通，才能做好体系结构设计。
● 基础性。计算机体系结构千变万化，但几十年发展沉淀下来的原理性的东西不多，作者对计算机体系结构技术进行了仔细的鉴别、分析、选择，仅将一些内在的、本质的东西写入教材。
● 实践性。计算机体系结构是实践性很强的学科，作者强调要设计在“硅”上实现而非“纸”上实现的体系结构。
第一部分 引言
第1章 引言2
1.1 计算机体系结构的研究内容2
1.1.1 一以贯之2
1.1.2 什么是计算机5
1.1.3 计算机的基本组成6
1.2 衡量计算机的指标8
1.2.1 计算机的性能8
1.2.2 计算机的价格10
1.2.3 计算机的功耗11
1.3 计算机体系结构的发展12
1.3.1 摩尔定律和工艺的发展13
1.3.2 计算机应用和体系结构17
1.3.3 计算机体系结构发展18
1.4 体系结构设计的基本原则20
1.4.1 平衡性20
1.4.2 局部性21
1.4.3 并行性22
1.4.4 虚拟化23
1.5 本章小结24
习题24
第二部分 指令系统结构
第2章 指令系统26
2.1 指令系统简介26
2.2 指令系统设计原则26
2.3 指令系统发展历程28
2.3.1 指令集的演变28
2.3.2 存储管理的演变29
2.3.3 运行级别的演变31
2.4 本章小结32
习题32
第3章 指令集结构33
3.1 地址空间33
3.2 操作数36
3.2.1 数据类型36
3.2.2 访存地址36
3.2.3 寻址方式36
3.3 指令操作和编码37
3.4 RISC指令集比较38
3.5 C语言的机器表示43
3.6 本章小结46
习题47
第4章 异常与中断48
4.1 异常分类48
4.2 异常处理48
4.3 中断50
4.3.1 中断的优先级和原子性50
4.3.2 向量化中断51
4.3.3 中断传递机制52
4.4 本章小结52
习题52
第5章 存储管理53
5.1 存储管理的原理53
5.2 TLB的结构和使用55
5.3 TLB异常的处理57
5.4 本章小结60
习题61
第6章 软硬件协同62
6.1 函数调用规范62
6.1.1 MIPS ABI整数寄存器约定62
6.1.2 MIPS ABI函数调用约定63
6.1.3 MIPS堆栈布局64
6.2 中断的生命周期66
6.3 系统调用过程67
6.4 同步与通信68
6.4.1 基于互斥的同步机制68
6.4.2 非阻塞的同步机制69
6.5 本章小结70
习题70
第三部分 计算机硬件结构
第7章 计算机组成原理和结构…72
7.1 冯·诺依曼结构72
7.2 计算机的组成部件73
7.2.1 运算器73
7.2.2 控制器73
7.2.3 存储器74
7.2.4 输入设备77
7.2.5 输出设备77
7.3 计算机系统硬件结构发展79
7.3.1 CPU-GPU-北桥-南桥四片结构80
7.3.2 CPU-北桥-南桥三片结构81
7.3.3 CPU-弱北桥-南桥三片结构81
7.3.4 CPU-南桥两片结构82
7.3.5 SoC单片结构82
7.4 处理器和IO设备间的通信82
7.4.1 IO寄存器寻址83
7.4.2 处理器和IO设备之间的同步83
7.4.3 存储器和IO设备之间的数据传送84
7.4.4 IO中断控制器85
7.5 本章小结86
习题86
第8章 计算机总线接口技术87
8.1 总线概述87
8.2 总线分类88
8.3 片上总线88
8.4 内存总线93
8.5 系统总线99
8.5.1 HyperTransport总线99
8.5.2 HyperTransport包格式…102
8.6 IO总线103
8.6.1 PCIE总线103
8.6.2 PCIE包格式104
8.7 本章小结105
习题105
第9章 计算机系统启动过程分析106
9.1 处理器核初始化106
9.1.1 处理器复位107
9.1.2 调试接口初始化107
9.1.3 TLB初始化108
9.1.4 Cache初始化109
9.2 总线接口初始化111
9.2.1 内存初始化112
9.2.2 IO总线初始化113
9.3 设备的探测及驱动加载113
9.4 多核启动过程117
9.4.1 初始化时的多核协同117
9.4.2 操作系统启动时的多核唤醒118
9.5 本章小结120
习题120
第四部分 CPU的微结构
第10章 二进制与逻辑电路122
10.1 计算机中数的表示122
10.1.1 二进制122
10.1.2 定点数的表示123
10.1.3 浮点数的表示125
10.2 MOS晶体管工作原理127
10.2.1 半导体128
10.2.2 NMOS和PMOS晶体管128
10.3 CMOS逻辑电路130
10.3.1 数字逻辑电路130
10.3.2 常见CMOS电路134
10.3.3 CMOS电路延迟136
10.4 本章小结137
习题137
第11章 简单运算器设计139
11.1 定点补码加法器139
11.1.1 一位全加器139
11.1.2 行波进位加法器140
11.1.3 先行进位加法器141
11.2 减法运算实现144
11.3 比较运算实现145
11.4 移位器145
11.5 本章小结146
习题147
第12章 定点补码乘法器148
12.1 补码乘法器148
12.2 Booth乘法器150
12.3 华莱士树154
12.4 本章小结158
习题158
第13章 指令流水线159
13.1 单周期处理器159
13.2 流水线处理器161
13.3 指令相关和流水线冲突164
13.4 提高流水线效率的技术168
13.4.1 多发射数据通路169
13.4.2 动态调度169
13.4.3 转移预测173
13.4.4 Cache174
13.5 本章小结175
习题177
第五部分 并行处理结构
第14章 并行编程基础180
14.1 程序的并行行为180
14.1.1 指令级并行性180
14.1.2 数据级并行性181
14.1.3 任务级并行性181
14.2 并行编程模型181
14.2.1 单任务数据并行编程模型182
14.2.2 多任务共享存储编程模型182
14.2.3 多任务消息传递编程模型182
14.2.4 共享存储与消息传递编程模型的编程复杂度183
14.3 典型并行编程环境186
14.3.1 数据并行SIMD编程…186
14.3.2 POSIX编程标准187
14.3.3 OpenMP标准189
14.3.4 消息传递编程接口195
习题198
第15章 多核处理结构200
15.1 多核处理器的发展演化200
15.2 多核处理器的访存结构203
15.2.1 通用多核处理器的片上Cache结构203
15.2.2 存储一致性模型205
15.2.3 Cache一致性协议207
15.3 多核处理器的互连结构211
15.4 多核处理器的同步机制216
15.5 典型多核处理器221
15.5.1 龙芯3号多核处理器…221
15.5.2 Intel SandyBridge架构222
15.5.3 IBM Cell处理器224
15.5.4 NVIDIA GPU225
15.5.5 Tile64处理器227
习题229第
六部分 系统评价与性能分析
第16章 计算机系统评价和性能分析232
16.1 计算机系统性能评价指标232
16.1.1 计算机系统常用性能评价指标232
16.1.2 并行系统的性能评价指标236
16.2 测试程序集237
16.2.1 微基准测试程序238
16.2.2 SPEC CPU基准测试程序246
16.2.3 并行系统基准测试程序251
16.2.4 其他常见的基准测试程序集252
16.3 性能分析方法253
16.3.1 分析建模的方法255
16.3.2 模拟建模的方法和模拟器256
16.3.3 性能测量的方法258
16.4 性能测试和分析实例270
16.4.1 动态执行指令的数目和分类271
16.4.2 SPEC CPU基准测试程序的分值对比273
16.4.3 动态执行指令数对比274
16.4.4 IPC对比276
16.4.5 分支误预测率和分支吞吐率对比277
16.4.6 存储访问延迟对比280
16.4.7 存储访问操作的并发性281
16.4.8 并发操作性对比282
习题283
总结：什么是计算机体系结构285
参考文献293
pdf
计算机组成与设计 硬件／软件接口（原书第4版） 标签：嵌入式 单片机
积分：1
类型：技术文档 上传者：sigma 上传时间：2021-05-09 简介：涵盖从串行计算到并行计算的革命性变革，新增了关于并行化的一章，并且每章中还有一些强调并行硬件和软件主题的小节。新增一个由NVIDIA的首席科学家和架构主管撰写的附录，介绍了现代GPU的出现和重要性，首次详细描述了这个针对可视计算进行了优化的高度并行化、多线程、多核的处理器。描述一种度量多核性能的独特方法——Roofline模型，自带AMDOpteronX4、IntelXeon5000、SunUltraSPARCT2和IBM Cell的基准测试和分析。涵盖一些关于闪存和虚拟机的新内容。提供了大量富有启发性的练习题。将AMDOpteronX4和Inter Nehalem作为贯穿《计算机组成与设计:硬件、软件接口(原书第4版)》的实例。用SPECCPU2006组件更新了所有处理器性能实例。
这本最畅销的计算机组成书籍经过全面更新，关注现今发生在计算机体系结构领域的革命性变革二从单处理器发展到多核微处理器，从串行发展到并行。与前几版一样，《计算机组成与设计:硬件、软件接口(原书第4版)》采用了MIPS处理器来展示计算机硬件技术、汇编语言、计算机算术、流水线、存储器层次结构以及I／O等基本功能。此外，奉书还包括一些关于ARM和x86体系结构的介绍。
作者简介
作者：(美国)帕特森 (David A.Patterson) (美国)亨尼斯 (John L.Hennessy) 译者：康继昌 樊晓桠 安建峰 等
David A.Patterson，加州大学伯克利分校计算机科学系教授，美国国家工程研究院院士，IEEE和ACM会士，曾因成功的启发式教育方法被IEEE授予James H.Muiiigan.Jr教育奖章。他因为对RISC技术的贡献而荣获1995年IEEE技术成就奖，而在RAID技术方面的成就为他赢得了1999年IEEE。Reynold Johnson信息存储奖。2000年他和John L.Hennessy分享了Johnvon Neumann奖。
John L.Hennessy斯坦福大学接长。IEEE和ACM会士，美国国家工程研究院院士及美国科学艺术研究院院士。Hennessy教授因为在RISC技术方面做出了突出贡献而荣获2001年的Eckert-Mauchly奖章，他也是2001年Seymour Cray计算机工程奖得主，并且和David A.Pafferson分享了2000年Johnvon Neumann奖。
计算机组成与设计:硬件、软件接口(原书第4版) 目录：
出版者的话
译者序
前言
第1章 计算机概要与技术
1.1 引言
1.1.1 计算应用的分类及其特性
1.1.2 你能从本书学到什么
1.2 程序概念入门
1.3 硬件概念入门
1.3.1 剖析鼠标
1.3.2 显示器
1.3.3 打开机箱
1.3.4 数据安全
1.3.5 与其他计算机通信
1.3.6 处理器和存储器制造技术
1.4 性能
1.4.1 性能的定义
1.4.2 性能的测量
1.4.3 CPU性能及其因素
1.4.4 指令的性能
1.4.5 经典的CPU性能公式
1.5 功耗墙
1.6 沧海巨变：从单处理器向多处理器转变
1.7 实例：制造以及AMD Opteron X4基准
1.7.1 SPEC CPU基准测试程序
1.7.2 SPEC功耗基准测试程序
1.8 谬误与陷阱
1.9 本章小结
1.10 拓展阅读
1.11 练习题
第2章 指令：计算机的语言
2.1 引言
2.2 计算机硬件的操作
2.3 计算机硬件的操作数
2.3.1 存储器操作数
2.3.2 常数或立即数操作数
2.4 有符号和无符号数
2.5 计算机中指令的表示
2.6 逻辑操作
2.7 决策指令
2.7.1 循环
2.7.2 case/switch语句
2.8 计算机硬件对过程的支持
2.8.1 使用更多的寄存器
2.8.2 嵌套过程
2.8.3 在栈中为新数据分配空间
2.8.4 在堆中为新数据分配空间
2.9 人机交互
2.10 MIPS中32位立即数和地址的寻址
2.10.1 32位立即数
2.10.2 分支和跳转中的寻址
2.10.3 MIPS寻址模式总结
2.10.4 机器语言解码
2.11 并行与指令：同步
2.12 翻译并执行程序
2.12.1 编译器
2.12.2 汇编器
2.12.3 链接器
2.12.4 加载器
2.12.5 动态链接库
2.12.6 启动一个Java程序
2.13 以一个C排序程序为例
2.13.1 swap过程
2.13.2 sort过程
2.14 数组与指针
2.14.1 用数组实现clear
2.14.2 用指针实现clear
2.14.3 比较两个版本的clear
2.15 高级内容：编译C语言和解释Java语言
2.16 实例：ARM指令集
2.16.1 寻址模式
2.16.2 比较和条件分支
2.16.3 ARM的特色
2.17 实例：x86指令集
2.17.1 Intel x86的改进
2.17.2 x86寄存器和数据寻址模式
2.17.3 x86整数操作
2.17.4 x86指令编码
2.17.5 x86总结
2.18 谬误与陷阱
2.19 本章小结
2.20 拓展阅读
2.21 练习题
第3章 计算机的算术运算
3.1 引言
3.2 加法和减法
3.2.1 多媒体算术运算
3.2.2 小结
3.3 乘法
3.3.1 顺序的乘法算法和硬件
3.3.2 有符号乘法
3.3.3 更快速的乘法
3.3.4 MIPS中的乘法
3.3.5 小结
3.4 除法
3.4.1 除法算法及其硬件结构
3.4.2 有符号除法
3.4.3 更快速的除法
3.4.4 MIPS中的除法
3.4.5 小结
3.5 浮点运算
3.5.1 浮点表示
3.5.2 浮点加法
3.5.3 浮点乘法
3.5.4 MIPS中的浮点指令
3.5.5 算术精确性
3.5.6 小结
3.6 并行性和计算机算术：结合律
3.7 实例：x86的浮点
3.7.1 x86浮点体系结构
3.7.2 Intel SIMD流扩展2（SSE2）浮点体系结构
3.8 谬误与陷阱
3.9 本章小结
3.10 拓展阅读
3.11 练习题
第4章 处理器
4.1 引言
4.1.1 一个基本的MIPS实现
4.1.2 实现方式概述
4.2 逻辑设计惯例
4.3 建立数据通路
4.4 一个简单的实现机制
4.4.1 ALU控制
4.4.2 主控制单元的设计
4.4.3 数据通路的操作
4.4.4 控制的结束
4.4.5 为什么不使用单周期实现方式
4.5 流水线概述
4.5.1 面向流水线的指令集设计
4.5.2 流水线冒险
4.5.3 对流水线概述的小结
4.6 流水线数据通路及其控制
4.6.1 图形化表示的流水线
4.6.2 流水线控制
4.7 数据冒险：转发与阻塞
4.8 控制冒险
4.8.1 假定分支不发生
4.8.2 缩短分支的延迟
4.8.3 动态分支预测
4.8.4 流水线小结
4.9 异常
4.9.1 异常在MIPS体系结构中的处理
4.9.2 在流水线实现中的异常
4.10 并行和高级指令级并行
4.10.1 推测的概念
4.10.2 静态多发射处理器
4.10.3 动态多发射处理器
4.11 实例：AMD Opteron X4（Barcelona）流水线
4.12 高级主题：通过硬件设计语言描述和建模流水线来介绍数字设计以及更多流水线示例
4.13 谬误与陷阱
4.14 本章小结
4.15 拓展阅读
4.16 练习题
第5章 大容量和高速度：开发存储器层次结构
5.1 引言
5.2 cache的基本原理
5.2.1 cache访问
5.2.2 cache缺失处理
5.2.3 写操作处理
5.2.4 一个cache的例子:内置FastMATH处理器
5.2.5 设计支持cache的存储系统
5.2.6 小结
5.3 cache性能的评估和改进
5.3.1 通过更灵活地放置块来减少cache缺失
5.3.2 在cache中查找一个块
5.3.3 替换块的选择
5.3.4 使用多级cache结构减少缺失代价
5.3.5 小结
5.4 虚拟存储器
5.4.1 页的存放和查找
5.4.2 缺页
5.4.3 关于写
5.4.4 加快地址转换：TLB
5.4.5 集成虚拟存储器、TLB和cache
5.4.6 虚拟存储器中的保护
5.4.7 处理TLB缺失和缺页
5.4.8 小结
5.5 存储器层次结构的一般架构
5.5.1 问题1：一个块可以被放在何处
5.5.2 问题2：如何找到一个块
5.5.3 问题3：当cache缺失时替换哪一块
5.5.4 问题4：写操作如何处理
5.5.5 3C：一种理解存储器层次结构行为的直观模型
5.6 虚拟机
5.6.1 虚拟机监视器的必备条件
5.6.2 指令集系统结构（缺乏）对虚拟机的支持
5.6.3 保护和指令集系统结构
5.7 使用有限状态机来控制简单的cache
5.7.1 一个简单的cache
5.7.2 有限状态机
5.7.3 一个简单的cache控制器的有限状态机
5.8 并行与存储器层次结构：cache一致性
5.8.1 实现一致性的基本方案
5.8.2 监听协议
5.9 高级内容：实现cache控制器
5.10 实例：AMD Opteron X4（Barcelona）和Intel Nehalem的存储器层次结构
5.10.1 Nehalem和Opteron的存储器层次结构
5.10.2 减少缺失代价的技术
5.11 谬误和陷阱
5.12 本章小结
5.13 拓展阅读
5.14 练习题
第6章 存储器和其他I/O主题
6.1 引言
6.2 可信度、可靠性和可用性
6.3 磁盘存储器
6.4 快闪式存储器
6.5 连接处理器、内存以及I/O设备
6.5.1 互联基础
6.5.2 x86处理器的I/O互联
6.6 为处理器、内存和操作系统提供I/O设备接口
6.6.1 给I/O设备发送指令
6.6.2 与处理器通信
6.6.3 中断优先级
6.6.4 在设备与内存之间传输数据
6.6.5 直接存储器访问和内存系统
6.7 I/O性能度量：磁盘和文件系统的例子
6.7.1 事务处理I/O基准程序
6.7.2 文件系统和Web I/O的基准程序
6.8 设计I/O系统
6.9 并行性与I/O：廉价磁盘冗余阵列
6.9.1 无冗余（RAID 0）
6.9.2 镜像（RAID 1）
6.9.3 错误检测和纠错码（RAID 2）
6.9.4 位交叉奇偶校验（RAID 3）
6.9.5 块交叉奇偶校验（RAID 4）
6.9.6 分布式块交叉奇偶校验（RAID 5）
6.9.7 P+Q冗余（RAID 6）
6.9.8 RAID小结
6.10 实例：Sun Fire x4150服务器
6.11 高级主题：网络
6.12 谬误与陷阱
6.13 本章小结
6.14 拓展阅读
6.15 练习题
第7章 多核、多处理器和集群
7.1 引言
7.2 创建并行处理程序的难点
7.3 共享存储多处理器
7.4 集群和其他消息传递多处理器
7.5 硬件多线程
7.6 SISD、MIMD、SIMD、SPMD和向量机
7.6.1 在x86中的SIMD：多媒体扩展
7.6.2 向量机
7.6.3 向量与标量的对比
7.6.4 向量与多媒体扩展的对比
7.7 图形处理单元简介
7.7.1 NVIDIA GPU体系结构简介
7.7.2 深入理解GPU
7.8 多处理器网络拓扑简介
7.9 多处理器基准测试程序
7.10 Roofline：一个简单的性能模型
7.10.1 Roofline模型
7.10.2 两代Opteron的比较
7.11 实例：使用屋顶线模型评估四种多核处理器
7.11.1 4个多核系统
7.11.2 稀疏矩阵
7.11.3 结构化网格
7.11.4 生产率
7.12 谬误与陷阱
7.13 本章小结
7.14 拓展阅读
7.15 练习题
附录A 图形和计算GPU
A.1 引言
A.1.1 GPU发展简史
A.1.2 异构系统
A.1.3 GPU发展成了可扩展的并行处理器
A.1.4 为什么使用CUDA和GPU计算
A.1.5 GPU统一了图形和计算
A.1.6 GPU可视化计算的应用
A.2 GPU系统架构
A.2.1 异构CPU-GPU系统架构
A.2.2 GPU接口和驱动
A.2.3 图形逻辑流水线
A.2.4 将图形流水线映射到统一的GPU处理器
A.2.5 基本的统一GPU结构
A.3 可编程GPU
A.3.1 为实时图形编程
A.3.2 逻辑图形流水线
A.3.3 图形渲染程序
A.3.4 像素渲染示例
A.3.5 并行计算应用编程
A.3.6 使用CUDA进行可扩展并行编程
A.3.7 一些限制
A.3.8 体系结构隐含的问题
A.4 多线程的多处理器架构
A.4.1 大规模多线程
A.4.2 多处理器体系结构
A.4.3 单指令多线程（SIMT）
A.4.4 SIMT warp执行和分支
A.4.5 管理线程和线程块
A.4.6 线程指令
A.4.7 指令集架构（ISA）
A.4.8 流处理器（SP）
A.4.9 特殊功能单元（SFU）
A.4.10 与其他多处理器的比较
A.4.11 多线程多处理器总结
A.5 并行存储系统
A.5.1 DRAM的考虑
A.5.2 cache
A.5.3 MMU
A.5.4 存储器空间
A.5.5 全局存储器
A.5.6 共享存储器
A.5.7 局部存储器
A.5.8 常量存储器
A.5.9 纹理存储器
A.5.10 表面
A.5.11 load/store访问
A.5.12 ROP
A.6 浮点算术
A.6.1 支持的格式
A.6.2 基本算术
A.6.3 专用算术
A.6.4 性能
A.6.5 双精度
A.7 资料：NVIDIA GeForce 8800
A.7.1 流处理器阵列（SPA）
A.7.2 纹理/处理器簇（TPC）
A.7.3 流多处理器（SM）
A.7.4 指令集
A.7.5 流处理器（SP）
A.7.6 特殊功能单元（SFU）
A.7.7 光栅化
A.7.8 光栅操作处理器（ROP）和存储系统
A.7.9 可扩展性
A.7.10 性能
A.7.11 密集线性代数性能
A.7.12 FFT性能
A.7.13 排序性能
A.8 资料：将应用映射到GPU
A.8.1 稀疏矩阵
A.8.2 在共享存储器中进行缓存
A.8.3 扫描和归约
A.8.4 基数排序
A.8.5 GPU上的N-Body应用
A.9 谬误与陷阱
A.10 小结
A.11 拓展阅读
附录B 汇编器、链接器和SPIM仿真器
B.1 引言
B.1.1 什么时候使用汇编语言
B.1.2 汇编语言的缺点
B.2 汇编器
B.2.1 目标文件的格式
B.2.2 附加工具
B.3 链接器
B.4 加载
B.5 内存的使用
B.6 过程调用规范
B.6.1 过程调用
B.6.2 过程调用举例
B.6.3 另外一个过程调用的例子
B.7 异常和中断
B.8 输入和输出
B.9 SPIM
B.10 MIPS R2000汇编语言
B.10.1 寻址方式
B.10.2 汇编语法
B.10.3 MIPS指令编码
B.10.4 指令格式
B.10.5 常数操作指令
B.10.6 比较指令
B.10.7 分支指令
B.10.8 跳转指令
B.10.9 陷阱指令
B.10.10 取数指令
B.10.11 保存指令
B.10.12 数据传送指令
B.10.13 浮点运算指令
B.10.14 异常和中断指令
B.11 小结
B.12 参考文献
B.13 练习题
pdf
数字设计和计算机体系结构(中文版) 标签：嵌入式
积分：1
类型：技术文档 上传者：sigma 上传时间：2021-05-09 简介：数字设计和计算机体系结构(原书第2版)以一种流行的方式介绍了从计算机组成和设计到更细节层次的内容，涵盖了数字逻辑设计的主要内容，展示了使用VHDL和Verilog这两种主要硬件描述语言设计MIPS处理器的技术细节，并通过MIPS微处理器的设计强化数字逻辑的概念。本书的典型特色是将数字逻辑和计算机体系结构融合，教学内容反映了当前数字电路设计的主流方法，并突出计算机体系结构的工程特点，书中的大量示例及习题也可以加强读者对基本概念和技术的理解和记忆。
本书不仅适合作为计算机、电子工程、电气与控制等专业的教材，同时也适合从事数字电路设计的工程师和技术人员参考。
目录
第1章二进制1
第2章组合逻辑设计29
第3章时序逻辑设计61
第4章硬件描述语言101
第5章数字模块146
第6章体系结构181
第7章微体系结构228
第8章存储器和输入/输出系统301
pdf
《数字IC设计：方法技巧与实践》唐杉，徐强，王莉薇 著 标签：数字IC
积分：1
类型：技术文档 上传者：xieryou 上传时间：2013-06-28 简介：《数字IC设计--方法、技巧与实践》唐杉，徐强，王莉薇 著 此书的完整电子版，本人从淘宝上花钱买的，在此奉献大家。
本书内容主要是数字芯片前端设计，不涉及模拟或是混合电路的芯片设计，而前端是指在进行物理设计(布局布线)之前的内容。 本书首先介绍了和苍片设计相关的一些背景知识。然后，使用一章的篇幅介绍芯片设计的流程和各个阶段使用的工具。之后的章节，本书就根据芯片设计的流程逐步介绍前端设计需要的知识。其中第3章为构架设计，比较详尽地介绍了构架设计的任务，一些应当考虑的问题和构架设计的方法。第4章是RTL设计与仿真。首先介绍的是一些RTL的设计规则；之后，讨论了如何在RIL设计中考虑综合和后端设计的问题；然后，给出了一些最常见的设 计实例和代码；最后，介绍了仿真的相关知识。第5章为逻辑综合和相关技术。主要介绍了综合工具的功能和基本使用方法，包括基本的综合和优化的方法，以及和综合关系密切的静态时间分析和一致性检查技术。最后一章介绍了芯片设计的项目管理。 本书适于从事通信技术，电子、微电子技术领域内的数字集成电路设计及系统设计的工程师、研究人员以及有关专业师生参考。
pdf
TCL/TK入门经典 标签：Tcl语言
积分：1
类型：技术文档 上传者：sigma 上传时间：2022-07-27 简介：《Tcl/Tk入门经典(第2版)》介绍了Tcl语言、Tk工具集以及Tcl和C语言结合编程。《Tcl/Tk入门经典(第2版)》第I部分首先介绍了Tcl语言的基本概念和基础知识。第II部分集中介绍如何使用Tk工具集开发图形用户界面。第Ⅲ部分讲解了如何结合Tcl和C语言进行程序开发。《Tcl/Tk入门经典(第2版)》原第一作者是Tcl的创造者，所以《Tcl/Tk入门经典(第2版)》内容覆盖了Tcl语言的主要方面，且示例程序丰富，大部分示例代码可在Tcl安装目录的demos目录中找到。
pdf
芯片验证漫游指南 标签：SystemVerilog UVM验证方法
积分：1
类型：技术文档 上传者：nnnnnnnnaa 上传时间：2023-06-28 简介：资深验证专家刘斌（路桑）向您全面介绍芯片验证，从验证的理论，到SystemVerilog语言和UVM验证方法学，再到高级验证项目话题。这本综合性、实用性的验证理论和编程方面的图书，针对芯片验证领域不同级别的验证工程师，给出由浅入深的技术指南：学习验证理论来认识验证流程和标准，学习SystemVerilog语言和UVM方法学来掌握目前主流的动态验证技术，了解高级验证话题在今后遇到相关问题时可以参考。
pdf
Python编程从入门到实践 标签：编程 python 算法
积分：5
类型：技术文档 上传者：SGMY 上传时间：2023-01-04 简介：《Python编程从入门到实践》，清晰，看的清楚，全本，中文，939页
作者：Eric Matthes，袁国忠译
内容简介：第一部分基础知识，第二部分实战项目
none
Perl语言入门(第五版) 标签：perl
积分：1
类型：技术文档 上传者：抛砖引玉 上传时间：2022-11-26 简介：《Perl语言入门（第5版）》也就是大家所称道的“小骆驼书”，是Perl程序设计人员最为仰赖的启蒙读物之一。自1993年以来，这本《Perl语言入门（第5版）》就成为热卖的Perl语言教学材料，而此次新版又涵盖了Perl 5.10的最新变化。《Perl语言入门（第5版）》的诸位作者自1991年起就开始在Stonehenge Consulting从事Perl教学工作，多年的课堂教学实践和积累下来的点滴经验，形成了《Perl语言入门（第5版）》特有的教学节奏，以及务实的知识点取舍。随文而至的习题，可以让你及时巩固各种概念，强化理解和吸收。《Perl语言入门（第5版）》容涵盖：
·Perl的变量类型
·子程序
·文件的操作
·正则表达式
·字符串的操作
·列表与排序
·进程的管理
·智能匹配
·第三方模块的使用
前言
第一章 简介
问题与答案
“Perl”这个词是什么意思？
如何取得Perl？
我该怎么编写Perl程序？
走马观花
习题
第二章 标量数据
数字
字符串
Perl内建警告信息
标量变量
用print输出结果
if控制结构
pdf
Verilog硬件描述语言与设计 (李洪革) 标签：FPGA verilog
积分：1
类型：技术文档 上传者：抛砖引玉 上传时间：2022-11-26 简介： 本书是电子信息工程、计算机科学与技术、自动化等电子、电气类一级学科的EDA教学基础教材,全书从硬件描述语言VerilogHDL简介入手,重点阐述了硬件描述语言的基础语法、高级语法和与之匹配的硬件电路设计基础、高级电路设计案例等;除了对VerilogHDL语法基础详细阐述外,对逻辑电路、时序综合和状态机等复杂电路设计问题也进行了介绍。本书根据国家全日制电子信息类教学大纲要求匹配了对应的实验实习,并对复杂数字系统也进行了案例讲解。全书共11章,主要包含VerilogHDL语言基础、逻辑电路结构、状态机与时序综合、验证等高级主题的内容。
第1章 电子系统与硬件描述语言……………………………………………………………… 1
1.1 电子系统的集成化……………………………………………………………………… 1
1.2 硬件描述语言与设计方法……………………………………………………………… 3
1.3 数字电路/系统实现……………………………………………………………………… 7
1.4 集成化设计发展趋势…………………………………………………………………… 11
1.5 数字集成应用前景……………………………………………………………………… 14
习 题……………………………………………………………………………………… 14
第2章 硬件描述语言基础…………………………………………………………………… 16
2.1 VerilogHDL语言概况………………………………………………………………… 17
2.1.1 模 块……………………………………………………………………………… 17
2.1.2 模块名……………………………………………………………………………… 18
2.1.3 模块组成……………………………………………………………………………… 18
2.2 基本语法………………………………………………………………………………… 19
2.2.1 标识符……………………………………………………………………………… 20
2.2.2 关键字……………………………………………………………………………… 20
2.2.3 操作符……………………………………………………………………………… 21
2.2.4 数字声明……………………………………………………………………………… 21
2.2.5 注释与空白符………………………………………………………………………… 22
2.3 系统任务与编译指令…………………………………………………………………… 23
2.3.1 字符串……………………………………………………………………………… 23
2.3.2 系统任务……………………………………………………………………………… 23
2.3.3 编译指令……………………………………………………………………………… 25
习 题……………………………………………………………………………………… 26
第3章 语法与要素…………………………………………………………………………… 28
3.1 数据类型………………………………………………………………………………… 28
3.1.1 数 值……………………………………………………………………………… 28
3.1.2 线网类型……………………………………………………………………………… 29
3.1.3 变量声明……………………………………………………………………………… 31
3.1.4 寄存器类型…………………………………………………………………………… 32
3.1.5 阵 列……………………………………………………………………………… 33
3.1.6 标量与矢量…………………………………………………………………………… 34
3.1.7 参 数……………………………………………………………………………… 35
3.2 端 口…………………………………………………………………………………… 36
3.2.1 端口命名……………………………………………………………………………… 36
3.2.2 端口声明……………………………………………………………………………… 37
3.2.3 连接方式……………………………………………………………………………… 38
3.3 表达式…………………………………………………………………………………… 41
3.3.1 运算表达……………………………………………………………………………… 41
3.3.2 操作符……………………………………………………………………………… 42
3.3.3 操作数……………………………………………………………………………… 48
3.4 标准主要差别…………………………………………………………………………… 52
习 题……………………………………………………………………………………… 57
第4章 建模与用户原语……………………………………………………………………… 59
4.1 基础建模………………………………………………………………………………… 59
4.1.1 门级建模……………………………………………………………………………… 59
4.1.2 开关级建模…………………………………………………………………………… 61
4.2 数据流建模……………………………………………………………………………… 64
4.2.1 连续赋值语句………………………………………………………………………… 64
4.2.2 数据流建模实例……………………………………………………………………… 65
4.3 模块与层次……………………………………………………………………………… 66
4.3.1 模块划分……………………………………………………………………………… 66
4.3.2 带参数模块…………………………………………………………………………… 68
4.3.3 层次命名……………………………………………………………………………… 71
4.4 用户定义原语(UDP) ………………………………………………………………… 72
4.4.1 UDP的含义………………………………………………………………………… 72
4.4.2 组合逻辑UDP ……………………………………………………………………… 73
4.4.3 时序电路UDP ……………………………………………………………………… 73
习 题……………………………………………………………………………………… 75
第5章 行为描述……………………………………………………………………………… 77
5.1 行为级建模……………………………………………………………………………… 77
5.1.1 过程块……………………………………………………………………………… 78
5.1.2 语句块……………………………………………………………………………… 79
5.1.3 时序控制……………………………………………………………………………… 82
5.2 过程赋值语句…………………………………………………………………………… 84
5.2.1 阻塞赋值语句………………………………………………………………………… 85
5.2.2 非阻塞赋值语句……………………………………………………………………… 86
5.2.3 过程连续赋值语句…………………………………………………………………… 89
5.3 行为语句………………………………………………………………………………… 90
5.3.1 条件语句……………………………………………………………………………… 90
5.3.2 多路分支语句………………………………………………………………………… 91
5.3.3 循环语句……………………………………………………………………………… 93
5.3.4 其他语句……………………………………………………………………………… 96
5.3.5 生成块……………………………………………………………………………… 98
2 Verilog硬件描述语言与设计
5.4 任务和函数…………………………………………………………………………… 101
5.4.1 任 务……………………………………………………………………………… 101
5.4.2 函 数……………………………………………………………………………… 103
习 题……………………………………………………………………………………… 107
第6章 测试、仿真和验证…………………………………………………………………… 109
6.1 测试平台……………………………………………………………………………… 109
6.1.1 测试向量…………………………………………………………………………… 110
6.1.2 测试模块…………………………………………………………………………… 111
6.2 波形生成……………………………………………………………………………… 113
6.2.1 值序列……………………………………………………………………………… 113
6.2.2 重复信号…………………………………………………………………………… 116
6.2.3 时钟的建立………………………………………………………………………… 117
6.3 数据显示与文件访问………………………………………………………………… 120
6.3.1 数据显示…………………………………………………………………………… 120
6.3.2 文件访问…………………………………………………………………………… 123
6.3.3 从文本文件中读取向量……………………………………………………………… 127
6.3.4 向文本文件中写入向量……………………………………………………………… 128
6.4 典型仿真验证实例…………………………………………………………………… 129
6.4.1 3 8译码器………………………………………………………………………… 129
6.4.2 序列检测器………………………………………………………………………… 131
6.4.3 时钟分频器………………………………………………………………………… 132
习 题……………………………………………………………………………………… 133
第7章 基础逻辑电路………………………………………………………………………… 137
7.1 组合电路设计………………………………………………………………………… 137
7.1.1 门级结构设计……………………………………………………………………… 137
7.1.2 连续赋值语句设计…………………………………………………………………… 141
7.1.3 过程块语句设计…………………………………………………………………… 143
7.1.4 组合电路不完全描述………………………………………………………………… 145
7.1.5 典型组合电路设计实例……………………………………………………………… 147
7.2 时序电路设计………………………………………………………………………… 150
7.2.1 时序电路设计方法…………………………………………………………………… 150
7.2.2 时序电路单元……………………………………………………………………… 152
7.2.3 时序电路不同描述风格……………………………………………………………… 156
7.2.4 时序电路设计常见错误……………………………………………………………… 159
7.2.5 典型时序电路设计实例……………………………………………………………… 162
习 题……………………………………………………………………………………… 163
第8章 有限状态机及设计…………………………………………………………………… 165
8.1 状态机基础…………………………………………………………………………… 165
8.1.1 基本概念…………………………………………………………………………… 165
8.1.2 状态机分类………………………………………………………………………… 167
8.2 状态机设计…………………………………………………………………………… 173
8.2.1 状态机描述方法…………………………………………………………………… 173
8.2.2 状态机状态编码…………………………………………………………………… 185
8.2.3 状态机优化设计…………………………………………………………………… 190
8.2.4 状态机容错和设计准则……………………………………………………………… 192
习 题……………………………………………………………………………………… 195
第9章 时序、综合及验证…………………………………………………………………… 196
9.1 时序与延迟…………………………………………………………………………… 196
9.1.1 时序概念…………………………………………………………………………… 196
9.1.2 延迟模型…………………………………………………………………………… 200
9.1.3 延迟种类…………………………………………………………………………… 200
9.1.4 路径延迟建模……………………………………………………………………… 203
9.1.5 时序检查…………………………………………………………………………… 206
9.1.6 延迟反标…………………………………………………………………………… 207
9.2 逻辑综合……………………………………………………………………………… 209
9.2.1 概 念……………………………………………………………………………… 209
9.2.2 逻辑综合过程……………………………………………………………………… 209
9.2.3 代码可综合设计…………………………………………………………………… 212
9.3 验证方法……………………………………………………………………………… 214
9.3.1 验 证……………………………………………………………………………… 214
9.3.2 测试验证种类……………………………………………………………………… 216
9.3.3 测试验证平台实例…………………………………………………………………… 220
习 题……………………………………………………………………………………… 228
第10章 仿真实验…………………………………………………………………………… 231
10.1 硬件描述语言仿真器………………………………………………………………… 231
10.1.1 ModelSim 仿真……………………………………………………………………… 231
10.1.2 逻辑综合后仿真…………………………………………………………………… 237
10.2 Verilog基础模块设计……………………………………………………………… 241
10.2.1 组合逻辑建模……………………………………………………………………… 241
10.2.2 时序逻辑建模……………………………………………………………………… 247
10.3 复杂逻辑设计………………………………………………………………………… 256
10.3.1 阻塞赋值和非阻塞赋值…………………………………………………………… 256
10.3.2 任务与函数………………………………………………………………………… 258
10.3.3 有限状态机………………………………………………………………………… 262
习 题……………………………………………………………………………………… 266
第11章 设计案例…………………………………………………………………………… 270
11.1 异步FIFO设计……………………………………………………………………… 270
11.1.1 实验目的与实验要求……………………………………………………………… 270
4 Verilog硬件描述语言与设计
11.1.2 基于两位判决的异步FIFO设计………………………………………………… 271
11.1.3 基于四象限判决的异步FIFO设计………………………………………………… 276
11.2 全双工UART接口设计…………………………………………………………… 283
11.2.1 实验目的与实验要求……………………………………………………………… 283
11.2.2 UART通信协议…………………………………………………………………… 283
11.2.3 UART发送器的实现……………………………………………………………… 286
11.2.4 UART接收器的设计……………………………………………………………… 289
11.2.5 UART接收器的仿真测试………………………………………………………… 300
11.3 循环码编译码器设计………………………………………………………………… 305
11.3.1 实验目的与实验要求……………………………………………………………… 305
11.3.2 (7,3)循环码……………………………………………………………………… 305
11.3.3 (7,3)循环码的编码器……………………………………………………………… 307
11.3.4 (7,3)循环码的译码器……………………………………………………………… 311
习 题……………………………………………………………………………………… 320
附 录………………………………………………………………………………………… 324
参考文献………………………………………………………………………………………… 327
pdf
System verilog验证--测试平台编写指南（中文高清带书签）verilog 标签：verilog
积分：1
类型：技术文档 上传者：念慈菴 上传时间：2020-11-03 简介：System verilog验证--测试平台编写指南（中文高清带书签）verilog
《SystemVerilog验证(测试平台编写指南原书第2版)》可以作为学习SystemVerilog验证语言的初级阶段读物。书中描述了语言的工作原理并且包含了很多例子，这些例子演示了如何使用面向对象编程(OOP)的方法建立一个基本的、由覆盖率驱动并且受约束的随机分层测试平台。
pdf
System Verilog for Verification A Guide to Learning the Testbench Language Features 标签：FPGA system verilog
积分：1
类型：技术文档 上传者：抛砖引玉 上传时间：2022-11-26 简介：New! Expanded! Updated!
Based on the bestselling first edition this extensively revised second edition includes the relevant changes that apply to the 2008 version of the SystemVerilog Language Reference Manual (LRM). Significant changes include:
* The revision of nearly every explanation and code sample
* The inclusion of new chapters: \"A Complete SystemVerilog Testbench\" with a complete constrained random testbench for an ATM switch and \"Interfacing with C\" on the DPI (Directed Programming Interface)
* The addition of 70 new examples including larger ones such as a directed testbench at the end of chapter four
* An expanded index with 50% more entries and cross references
\"As digital integrated circuits relentlessly march towards a billion transistors and beyond, Verilog testbenches are running out of steam. With logic verification taking more effort than design, moving to a higher level of abstraction is the only choice. SystemVerilog appears to be the winner in the high-level verification language market and \"SystemVerilog for Verification\" is the book that will take working professionals and students alike from basic Verilog to the sophisticated structures needed to verify large and complex designs.\"
Ronald W. Mehler, Professor of Electrical and Computer Engineering, California State University Northridge
\"It can be difficult to improve upon a great book, but Chris has achieved that goal - the second edition of this book is even better than the first!
The explanations of abstract verification constructs are more detailed, and many more comprehensive examples make it easier to see how to apply SystemVerilog in object-oriented verification. The new chapter on the SystemVerilog Direct Programming Interface (DPI) is a very valuable addition. This second edition is a must-have book for every engineer involved in Verilog and SystemVerilog design and verification. The book serves well both as a general SystemVerilog reference and for learning object-oriented verification techniques. This book is such an invaluable reference, that my company includes a copy as part of the student training materials with every SystemVerilog verification course we teach!\"
Stuart Sutherland, SystemVerilog Training Consultant, Sutherland HDL, Inc.
Chris Spear is a Verification Consultant for Synopsys, and has advised companies around the world on testbench methodology. He has trained hundreds of engineers on SystemVerilog’s verification constructs.
Testbenches are growing more complex. You need this book to keep up.
Includes nearly 500 code samples and 70 figures.
Written for:
Hardware and software engineers in electronic design
Keywords:
* Spear
* SystemVerilog
* methodology concepts
* testbenches
* verification
pdf
UVM实战 (电子与嵌入式系统设计丛书) (张强编著) 标签：UVM
积分：1
类型：技术文档 上传者：抛砖引玉 上传时间：2022-11-26 简介：《电子与嵌入式系统设计丛书:UVM实战(卷1)》以一个完整的示例开篇，使得读者一开始就对如何使用UVM搭建验证平台有总体的概念。《电子与嵌入式系统设计丛书:UVM实战(卷1)》提供大量示例代码，这些代码都经过实际的运行。全书内容力求简单易懂，尽量将UVM中的概念与读者已有的概念联系起来。在第11章还专门介绍了OVM与UVM的区别，为那些从OVM迁移到UVM的用户提供很大帮助。《电子与嵌入式系统设计丛书:UVM实战(卷1)》主要面向UVM的初学者及想对UVM追根寻底的中级用户。针对没有面向对象编程基础的用户，《电子与嵌入式系统设计丛书:UVM实战(卷1)》在附录中简要介绍了面向对象的概念及SystemVerilog中区别于其他编程语言的一些特殊语法。
内容简介
《电子与嵌入式系统设计丛书:UVM实战(卷1)》主要介绍UVM的使用。全书详尽介绍了UVM的factory机制、sequence机制、phase机制、objection机制及寄存器模型等的使用。此外，《电子与嵌入式系统设计丛书:UVM实战(卷1)》还试图引导读者思考UVM为什么要引入这些机制，从而使读者知其然，更知其所以然。
作者简介
张强，资深验证工程师，毕业于浙江大学超大规模集成电路研究所，研究方向为模拟及数模混合集成电路，主要从事模拟电源管理芯片、运算放大器及应用于高性能CPU的SRAM的研究与设计，持有两个与SRAM相关的专利。毕业后一直从事数字集成电路的设计和验证工作，曾经参与过高速智能列车数据采集及通信系统、高性能智能投影仪芯片的研究与开发。目前主要从事手机等消费电子低功耗图形显示芯片的研究。2011年年底，在熟读UVM源代码的情况下，在网上发布了《UVM1.1应用指南及源代码解析》，深受读者肯定。
前言
第1章与UVM的第一次接触
1.1UVM是什么
1.1.1验证在现代IC流程中的位置
1.1.2验证的语言
1.1.3何谓方法学
1.1.4为什么是UVM
1.1.5UVM的发展史
1.2学了UVM之后能做什么
1.2.1验证工程师
1.2.2设计工程师
第2章一个简单的UVM验证平台
2.1验证平台的组成
2.2只有driver的验证平台
2.2.1最简单的验证平台
2.2.2加入factory机制
2.2.3加入objection机制
2.2.4加入virtualinterface
2.3为验证平台加入各个组件
2.3.1加入transaction
2.3.2加入env
2.3.3加入monitor
2.3.4封装成agent
2.3.5加入referencemodel
2.3.6加入scoreboard
2.3.7加入field_automation机制
2.4UVM的终极大作：sequence
2.4.1在验证平台中加入sequencer
2.4.2sequence机制
2.4.3default_sequence的使用
2.5建造测试用例
2.5.1加入base_test
2.5.2UVM中测试用例的启动
第3章UVM基础
3.1uvm_component与uvm_object
3.1.1uvm_component派生自uvm_object
3.1.2常用的派生自uvm_object的类
3.1.3常用的派生自uvm_component的类
3.1.4与uvm_object相关的宏
3.1.5与uvm_component相关的宏
3.1.6uvm_component的限制
3.1.7uvm_component与uvm_object的二元结构
3.2UVM的树形结构
3.2.1uvm_component中的parent参数
3.2.2UVM树的根
3.2.3层次结构相关函数
3.3fieldautomation机制
3.3.1fieldautomation机制相关的宏
3.3.2fieldautomation机制的常用函数
3.3.3fieldautomation机制中标志位的使用
3.3.4fieldautomation中宏与if的结会
3.4UVM中打印信息的控制
3.4.1设置打印信息的冗余度阈值
3.4.2重载打印信息的严重性
3.4.3UVM_ERROR到达一定数量结束仿真
3.4.4设置计数的目标
3.4.5UVM的断点功能
3.4.6将输出信息导入文件中
3.4.7控制打印信息的行为
3.5config_db机制
3.5.1UVM中的路径
3.5.2set与get函数的参数
3.5.3省略get语句
3.5.4跨层次的多重设置
3.5.5同一层次的多重设置
3.5.6非直线的设置与获取
3.5.7config_db机制对通配符的支持
3.5.8check_config_usage
3.5.9set_config与get_config
3.5.10config_db的调试
第4章UVM中的TLM1.0通信
4.1TLM1.0
4.1.1验证平台内部的通信
4.1.2TLM的定义
4.1.3UVM中的PORT与EXPORT
4.2UVM中各种端口的互连
4.2.1PORT与EXPORT的连接
4.2.2UVM中的IMP
4.2.3PORT与IMP的连接
4.2.4EXPORT与IMP的连接
4.2.5PORT与PORT的连接
4.2.6EXPORT与EXPORT的连接
4.2.7blocking_get端口的使用
4.2.8blocking_transport端口的使用
4.2.9nonblocking端口的使用
4.3UVM中的通信方式
4.3.1UVM中的analysis端口
4.3.2一个component内有多个IMP
4.3.3使用FIFO通信
4.3.4FIFO上的端口及调试
4.3.5用FIFO还是用IMP
第5章UVM验证平台的运行
5.1phase机制
5.1.1taskphase与functionphase
5.1.2动态运行phase
5.1.3phase的执行顺序
5.1.4UVM树的遍历
5.1.5super.phase的内容
5.1.6build阶段出现UVMERROR停止仿真
5.1.7phase的跳转
5.1.8phase机制的必要性
5.1.9phase的调试
5.1.10超时退出
5.2objection机制
5.2.1objection与taskphase
5.2.2参数phase的必要性
5.2.3控制objection的最佳选择
5.2.4set_drain_time的使用
5.2.5objection的调试
5.3domain的应用
5.3.1domain简介
5.3.2多domain的例子
5.3.3多domain中phase的跳转
第6章UVM中的sequence
6.1sequence基础
6.1.1从driver中剥离激励产生功能
6.1.2sequence的启动与执行
6.2sequence的仲裁机制
6.2.1在同一sequencer上启动多个sequence
6.2.2sequencer的lock操作
6.2.3sequencer的grab操作
6.2.4sequence的有效性
6.3sequence相关宏及其实现
6.3.1uvm_do系列宏
6.3.2uvm_create与uvm_send
6.3.3uvm_rand_send系列宏
6.3.4start_item与finish_item
6.3.5pre_do.mid_do与post_do
6.4sequence进阶应用
6.4.1嵌套的sequence
6.4.2在sequence中使用rand类型变量
6.4.3transaction类型的匹配
6.4.4p_sequencer的使用
6.4.5sequence的派生与继承
6.5virtualsequence的使用
6.5.1带双路输入输出端口的DUT
6.5.2sequence之间的简单同步
6.5.3sequence之间的复杂同步
6.5.4仅在virtualsequence中控制objection
6.5.5在sequence中慎用forkjoin_none
6.6在sequence中使用config_db
6.6.1在sequence中获取参数
6.6.2在sequence中设置参数
6.6.3wait_modified的使用
6.7response的使用
6.7.1put_response与get_response
6.7.2response的数量问题
6.7.3responsehandler与另类的response
6.7.4rsp与req类型不同
6.8sequencelibrary
6.8.1随机选择sequence
6.8.2控制选择算法
6.8.3控制执行次数
6.8.4使用sequence_library_cfg
第7章UVM中的寄存器模型
7.1寄存器模型简介
7.1.1带寄存器配置总线的DUT
7.1.2需要寄存器模型才能做的事情
7.1.3寄存器模型中的基本概念
7.2简单的寄存器模型
7.2.1只有一个寄存器的寄存器模型
7.2.2将寄存器模型集成到验证平台中
7.2.3在验证平台中使用寄存器模型
7.3后门访问与前门访问
7.3.1UVM中前门访问的实现
7.3.2后门访问操作的定义
7.3.3使用interface进行后门访问操作
7.3.4UVM中后门访问操作的实现：DPI+VPI
7.3.5UVM中后门访问操作接口
7.4复杂的寄存器模型
7.4.1层次化的寄存器模型
7.4.2reg_file的作用
7.4.3多个域的寄存器
7.4.4多个地址的寄存器
7.4.5加入存储器
7.5寄存器模型对DUT的模拟
7.5.1期望值与镜像值
7.5.2常用操作及其对期望值和镜像值的影响
7.6寄存器模型中一些内建的sequence
7.6.1检查后门访问中hdl路径的sequence
7.6.2检查默认值的sequence
7.6.3检查读写功能的sequence
7.7寄存器模型的高级用法
7.7.1使用reg_predictor
7.7.2使用UVM_PREDICTDIRECT功能与mirror操作
7.7.3寄存器模型的随机化与update
7.7.4扩展位宽
7.8寄存器模型的其他常用函数
7.8.1get_root_blocks
7.8.2get_reg_by_offset函数
第8章UVM中的factory机制
8.1SystemVerilog对重载的支持
8.1.1任务与函数的重载
8.1.2约束的重载
8.2使用factory机制进行重载
8.2.1factory机制式的重载
8.2.2重载的方式及种类
8.2.3复杂的重载
8.2.4factory机制的调试
8.3常用的重载
8.3.1重载transaction
8.3.2重载sequence
8.3.3重载component
8.3.4重载driver以实现所有的测试用例
8.4factory机制的实现
8.4.1创建一个类的实例的方法
8.4.2根据字符串来创建一个类
8.4.3用factory机制创建实例的接口
8.4.4factory机制的本质
……
第9章UVM中代码的可重用性
第10章UVM高级应用
第11章OVM到UVM的迁移
附录ASystemVerilog使用简介
附录BDUT代码清单
附录CUVM命令行参数汇总
附录DUVM常用宏汇总
pdf
CMOS电路设计、布局与仿真(第2版·第1卷) 标签：CMOS
积分：1
类型：技术文档 上传者：抛砖引玉 上传时间：2023-07-24 简介：本书是CMOS集成电路设计领域的一部力作，是作者20多年教学和研究成果的总结，内容涵盖电路设计流程、EDA软件、工艺集成、器件、模型、数字和模拟集成电路设计等诸多方面，由基础到前沿，由浅入深,结构合理，特色鲜明。
本书对学生、科研人员和工程师各有所侧重。无论对于哪一种类型的读者而言，本书都是一本极好的参考书。
第 1章 CMOS设计简介 1
1.1 CMOS集成电路设计流程 1
1.2 CMOS基础 6
1.2.1 CMOS缩写 6
1.2.2 CMOS倒相器 7
1.2.3 第 一款CMOS电路 7
1.2.4 模拟CMOS设计 8
1.3 SPICE简介 8
1.3.1 生成网表 8
1.3.2 工作点 9
1.3.3 传输函数分析 10
1.3.4 压控电压源 11
1.3.5 理想运算放大器 11
1.3.6 子电路 12
1.3.7 直流分析 13
1.3.8 绘制IV曲线 14
1.3.9 双环直流分析 14
1.3.10 瞬态分析 15
1.3.11 SIN源 16
1.3.12 RC电路实例 17
1.3.13 另一种RC电路实例 18
1.3.14 交流分析 19
1.3.15 十倍频程和倍频程 20
1.3.16 分贝 20
1.3.17 脉冲语句 20
1.3.18 有限脉冲上升时间 21
1.3.19 阶跃响应 21
1.3.20 RC电路的延迟与上升时间 22
1.3.21 分段线性源 23
1.3.22 仿真开关 23
1.3.23 电容的初始化条件 24
1.3.24 电感的初始化条件 24
1.3.25 LC回路的Q值 25
1.3.26 理想积分器的频率响应 26
1.3.27 单位增益频率 26
1.3.28 积分器的时域特性 27
1.3.29 收敛性 28
1.3.30 一些常见的错误和有用的技巧 28
延伸阅读 29
习题 29
第 2章 阱 30
2.1 图形制作 31
2.2 N阱的版图设计 34
2.3 阻值的计算 36
2.4 N阱/衬底二极管 38
2.4.1 PN结物理学简介 38
2.4.2 耗尽层电容 41
2.4.3 存储或扩散电容 43
2.4.4 SPICE建模 45
2.5 N阱的RC延迟 47
2.6 双阱工艺 50
延伸阅读 53
习题 53
第3章 金属层 56
3.1 连接焊盘 56
3.2 用金属层进行设计和版图绘制 59
3.2.1 metal1和via1 59
3.2.2 与金属层相关的寄生器件 61
3.2.3 电流运载极限 64
3.2.4 金属层的设计规则 65
3.2.5 接触电阻 66
3.3 串扰和地电位上跳 67
3.3.1 串扰 67
3.3.2 地电位上跳 68
3.4 LASI版图设计实例 70
3.4.1 连接焊盘的版图设计Ⅱ 70
3.4.2 金属测试结构的版图设计 73
延伸阅读 75
习题 78
第4章 有源层和多晶硅层 78
4.1 用active层和poly层绘制版图 78
4.2 将导线与poly和active相连 85
4.3 静电放电保护 94
延伸阅读 97
习题 97
第5章 电阻、电容、MOS管 99
5.1 电阻 99
5.2 电容 106
5.3 MOS管 109
5.4 版图实例 116
5.4.1 金属电容 116
5.4.2 多晶硅电阻 119
延伸阅读 121
习题 121
第6章 MOS管工作原理 122
6.1 MOS管电容回顾 122
6.2 阈值电压 126
6.3 MOS管的IV特性 130
6.3.1 工作于线性区的MOS管 131
6.3.2 工作于饱和区的MOS管 133
6.4 MOS管的SPICE模型 135
6.4.1 SPICE仿真实例 138
6.4.2 亚阈值电流 139
6.5 短沟道MOS管 141
6.5.1 MOS管的缩比 142
6.5.2 短沟道效应 143
6.5.3 短沟道CMOS工艺的SPICE模型 144
延伸阅读 149
习题 150
第7章 CMOS制备 152
7.1 CMOS单位工艺步骤 152
7.1.1 晶片制造 152
7.1.2 热氧化 154
7.1.3 掺杂工艺 155
7.1.4 光刻 158
7.1.5 薄膜的去除 160
7.1.6 薄膜淀积 163
7.2 CMOS工艺集成 166
7.2.1 前道集成 169
7.2.2 后道集成 187
7.3 后端工艺 197
7.4 总结 198
延伸阅读 199
第8章 电噪声概述 200
8.1 信号 200
8.1.1 功率和能量 200
8.1.2 功率频谱密度 202
8.2 电路噪声 205
8.2.1 计算电路噪声并为电路噪声建模 206
8.2.2 热噪声 211
8.2.3 信噪比 215
8.2.4 散粒噪声 227
8.2.5 闪烁噪声 229
8.2.6 其他噪声源 235
8.3 讨论 237
8.3.1 相关性 237
8.3.2 噪声与反馈 240
8.3.3 有关符号的一些最后说明 243
延伸阅读 244
符号及缩写列表 245
习题 247
第9章 模拟设计模型 249
9.1 长沟道MOS管 249
9.1.1 平方定律方程 251
9.1.2 小信号模型 257
9.1.3 温度效应 271
9.2 短沟道MOS管 273
9.2.1 通用设计(起始点) 274
9.2.2 专用设计(讨论) 277
9.3 MOS管噪声模型 279
延伸阅读 281
习题 282
第 10章 数字设计模型 287
10.1 数字MOS管模型 288
10.1.1 电容效应 290
10.1.2 工艺特征时间常数 291
10.1.3 延迟时间和转换时间 292
10.1.4 通用数字设计 295
10.2 MOS管单管传输门 295
10.2.1 单管传输门的延迟 297
10.2.2 串联连接的PG的延迟 299
10.3 有关测量的最后注释 300
延伸阅读 301
习题 302
可行的学生项目 302
第 11章 反相器 304
11.1 直流特性 304
11.2 开关特性 309
11.3 反相器的版图 313
11.4 驱动大电容负载的反相器尺寸 315
11.5 其他类型的反相器 319
延伸阅读 321
习题 322
第 12章 静态逻辑门 323
12.1 与非门和或非门的直流特性 323
12.1.1 与非门的直流特性 323
12.1.2 或非门的直流特性 326
12.2 或非门和与非门的版图设计 327
12.3 开关特性 328
12.3.1 与非门 329
12.3.2 输入数目 331
12.4 复杂的CMOS逻辑门 332
延伸阅读 338
习题 338
第 13章 钟控电路 340
13.1 CMOS传输门 340
13.2 传输门的应用 342
13.3 锁存器和触发器 346
13.4 实例 353
延伸阅读 358
习题 358
第 14章 动态逻辑门 360
14.1 动态逻辑基础 360
14.1.1 电荷泄漏 360
14.1.2 动态电路的仿真 363
14.1.3 不交迭时钟的产生 364
14.1.4 动态电路中的CMOS TG 365
14.2 钟控CMOS逻辑 365
延伸阅读 370
习题 370
第 15章 VLSI版图设计举例 372
15.1 芯片版图 373
15.2 版图设计流程 381
延伸阅读 390
第 16章 存储器电路 391
16.1 阵列架构 392
16.1.1 感测基础 392
16.1.2 折叠阵列 397
16.1.3 芯片组织结构 402
16.2 外围电路 403
16.2.1 读出放大器设计 403
16.2.2 行/列解码器 412
16.2.3 行驱动器 417
16.3 存储单元 418
16.3.1 SRAM单元 419
16.3.2 只读存储器 420
16.3.3 浮栅存储器 421
延伸阅读 431
习题 432
第 17章 Δ∑调制感测 437
17.1 定性讨论 438
17.1.1 DSM实例 438
17.1.2 在闪存中用DSM进行感测 440
17.2 感测阻性存储器 450
17.3 感测CMOS图像 457
延伸阅读 470
习题 471
第 18章 专用CMOS电路 473
18.1 施密特触发器 473
18.1.1 施密特触发器的设计 474
18.1.2 施密特触发器的应用 476
18.2 多频振荡器 478
18.2.1 单稳态多频振荡器 479
18.2.2 非稳态多频振荡器 480
18.3 输入缓冲器 480
18.3.1 基本电路 481
18.3.2 差分电路 483
18.3.3 直流参考 487
18.3.4 降低缓冲器的输入阻抗 489
18.4 电荷泵(电压产生电路) 490
18.4.1 提高输出电压 493
18.4.2 产生更高的电压：迪克森电荷泵 493
18.4.3 实例 495
延伸阅读 497
习题 497
第 19章 数字锁相环 499
19.1 检相器 500
19.1.1 XOR检相器 501
19.1.2 鉴频检相器 505
19.2 压控振荡器 508
19.2.1 电流饥饿型VCO 509
19.2.2 源耦合VCO 513
19.3 环路滤波器 514
19.3.1 XOR DPLL 515
19.3.2 鉴频检相器DPLL 521
19.4 系统考虑 528
19.5 延迟锁环 538
19.6 几个实例 542
19.6.1 2GHz的DLL 542
19.6.2 1Gbit/s时钟恢复电路 548
延伸阅读 553
习题 554
pdf
CMOS电路设计、布局与仿真(第2版·第2卷) 标签：模拟电路 数字电路
积分：1
类型：技术文档 上传者：抛砖引玉 上传时间：2023-04-02 简介：本书是CMOS集成电路设计领域的一部力作，是作者20多年教学和研究成果的总结，内容涵盖电路设计流程、EDA软件、工艺集成、器件、模型、数字和模拟集成电路设计等诸多方面，由基础到前沿，由浅入深,结构合理，特色鲜明。
第 1章 电流镜 1
1.1 基本电流镜 1
1.1.1 长沟道设计 1
1.1.2 电流镜中电流的匹配 3
1.1.3 电流镜的偏置 8
1.1.4 短沟道设计 14
1.1.5 温度特性 18
1.1.6 亚阈值区的偏置 22
1.2 共源共栅电流镜 23
1.2.1 简单共源共栅 24
1.2.2 低压(宽摆幅)共源共栅 26
1.2.3 宽摆幅，短沟道设计 29
1.2.4 调节漏极电流镜 31
1.3 偏置电路 33
1.3.1 长沟道偏置电路 33
1.3.2 短沟道偏置电路 36
1.3.3 小结 38
延伸阅读 39
习题 40
第 2章 放大器 42
2.1 栅漏短接有源负载 42
2.1.1 共源放大器 42
2.1.2 源跟随器(共漏放大器) 53
2.1.3 共栅放大器 53
2.2 电流源负载放大器 54
2.2.1 共源放大器 54
2.2.2 共源共栅放大器 68
2.2.3 共栅放大器 72
2.2.4 源跟随器(共漏放大器) 72
2.3 推挽放大器 79
2.3.1 直流工作与偏置 80
2.3.2 小信号分析 83
2.3.3 失真 84
延伸阅读 87
习题 88
第3章 差分放大器 90
3.1 源端耦合对 90
3.1.1 直流工作 90
3.1.2 交流工作 95
3.1.3 共模抑制比 98
3.1.4 匹配考虑 101
3.1.5 噪声 103
3.1.6 摆率限制 103
3.2 源端交叉耦合对 104
3.3 共源共栅负载(套筒式差分放大器) 109
3.4 宽摆幅差分放大器 112
3.4.1 电流差分放大器 113
3.4.2 恒定跨导差分放大器 113
延伸阅读 116
习题 116
第4章 电压基准源 120
4.1 MOS管-电阻型电压基准源 120
4.1.1 电阻-MOS管型分压器 121
4.1.2 MOS型分压器 124
4.1.3 自偏置电压基准源 124
4.2 寄生二极管型基准源 130
4.2.1 长沟道BGR设计 134
4.2.2 短沟道BGR设计 141
延伸阅读 144
习题 144
第5章 运算放大器Ⅰ 146
5.1 二级运放 146
5.2 带输出缓冲器的运算放大器 165
5.3 运算跨导放大器 168
5.4 增益提升 179
5.5 几个实例及讨论 184
延伸阅读 194
习题 195
第6章 动态模拟电路 199
6.1 MOS开关 199
6.2 全差分电路 205
6.3 开关电容电路 210
6.4 电路实例 220
延伸阅读 225
习题 226
第7章 运算放大器Ⅱ 228
7.1 基于功耗和速度选择偏置 228
7.1.1 器件特性 228
7.1.2 偏置电路 229
7.2 基本概念 231
7.3 基本运算放大器设计 239
7.4 采用开关电容CMFB的运算放大器设计 258
延伸阅读 267
习题 268
第8章 非线性模拟电路 271
8.1 基本的CMOS比较器设计 271
8.1.1 比较器特性 277
8.1.2 钟控比较器 280
8.1.3 再论输入缓冲器 281
8.2 自适应偏置 282
8.3 模拟乘法器 284
8.3.1 四管乘子 285
8.3.2 采用平方电路实现乘法器 289
延伸阅读 290
习题 290
第9章 数据转换器基础 292
9.1 模拟信号和离散时间信号 292
9.2 模拟信号转换为数字信号 293
9.3 采样-保持性能指标 295
9.4 数模转换器的性能指标 298
9.5 模数转换器的性能指标 304
9.6 混合电路的版图问题 313
延伸阅读 317
习题 317
第 10章 数据转换器架构 319
10.1 DAC架构 319
10.1.1 数字输入编码 319
10.1.2 电阻串DAC 319
10.1.3 R-2R梯形网络DAC 324
10.1.4 电流导引DAC 326
10.1.5 电荷比例DAC 329
10.1.6 循环DAC 333
10.1.7 流水线DAC 334
10.2 ADC架构 336
10.2.1 全并行ADC 336
10.2.2 两步全并行ADC 339
10.2.3 流水线ADC 343
10.2.4 积分ADC 346
10.2.5 逐次逼近ADC 350
10.2.6 过采样ADC 354
特别感谢 361
延伸阅读 361
习题 363
pdf
CMOS集成电路后端设计与实战 标签：模拟电路 数字电路
积分：1
类型：技术文档 上传者：抛砖引玉 上传时间：2022-11-27 简介：《CMOS集成电路后端设计与实战》详细介绍整个后端设计流程，分为概述、全定制设计、半定制设计、时序分析四大部分。本书同时基于广度和深度两个方面来阐述整个CMOS集成电路后端设计流程与设计技术，并通过实战案例进行更深入地技术应用讲解，使集成电路后端设计初学者同时得到理论与实战两方面的双重提高。
前言
第1章 引论 1
1.1 集成电路发展史简介 1
1.2 国内集成电路发展现状 2
1.3 国际集成电路发展趋势 4
第2章 集成电路后端设计方法 5
2.1 集成电路后端设计 5
2.2 后端全定制设计方法 5
2.2.1 后端全定制设计流程介绍 6
2.2.2 主流后端全定制设计工具介绍 6
2.2.3 后端全定制设计小结 13
2.3 后端半定制设计方法 13
2.3.1 后端半定制设计流程介绍 13
2.3.2 主流后端半定制设计工具介绍 14
2.3.3 后端半定制设计小结 21
第一部分 后端全定制设计及实战
第3章 后端全定制设计之标准单元设计技术 24
3.1 设计标准单元库的重要性 24
3.2 标准单元设计技术 25
3.2.1 标准单元的基本介绍 25
3.2.2 标准单元的基本类型 27
3.2.3 标准单元库提供的数据 29
3.2.4 标准单元设计参数 29
3.3 标准单元设计流程 39
3.3.1 方案设计 40
3.3.2 标准单元电路及版图设计 43
3.3.3 标准单元库版图和时序信息的提取 45
3.3.4 库模型与库文档生成 47
3.3.5 设计工具流程验证 48
3.3.6 测试电路设计及工艺流片验证 49
3.4 标准单元设计需要的数据 49
3.5 标准单元设计EDA工具 50
第4章 后端全定制设计之标准单元电路设计技术 51
4.1 CMOS工艺数字电路实现结构 51
4.1.1 静态电路实现结构 51
4.1.2 伪NMOS电路实现结构 52
4.1.3 传输管与传输门电路 53
4.1.4 动态电路实现结构 54
4.1.5 高扇入逻辑电路的实现结构 55
4.2 CMOS数字电路优化 60
4.3 标准单元库中几种时序单元介绍 61
4.3.1 C2MOS触发器 62
4.3.2 真单相触发器 62
4.3.3 脉冲触发器 63
4.3.4 数据流触发器 64
第5章 后端全定制设计之标准单元电路设计实战 65
5.1 电路设计流程 65
5.2 时序单元HLFF的电路设计 65
5.2.1 建立库及电路设计环境 65
5.2.2 Vituoso Schematic Composer使用基础 68
5.2.3 时序单元HLFF电路实现 69
5.2.4 时序单元HLFF电路元件的产生 70
5.2.5 时序单元HLFF电路网表输出 71
5.3 时序单元HLFF的电路仿真 72
5.3.1 设置带激励输入的仿真电路图 73
5.3.2 使用Virtuoso Spectre Circuit Simulator进行电路仿真 74
第6章 后端全定制设计之标准单元版图设计技术 80
6.1 基本CMOS工艺流程 80
6.2 基本版图层 82
6.2.1 NMOS/PMOS晶体管的版图实现 83
6.2.2 串联晶体管的版图实现 83
6.2.3 并联晶体管的版图实现 84
6.2.4 CMOS反相器的版图实现 85
6.2.5 缓冲器的版图实现 85
6.2.6 CMOS二输入与非门和或非版图实现 86
6.3 版图设计规则 87
6.4 版图设计中晶体管布局方法 93
6.4.1 基本欧拉路径法 94
6.4.2 欧拉路径法在动态电路中的应用 95
6.4.3 晶体管尺寸对版图的影响 97
6.5 标准单元版图设计的基本指导 97
6.5.1 优化设计标准单元 98
6.5.2 标准单元PIN脚的设计 100
第7章 后端全定制设计之标准单元版图设计实战 104
7.1 版图设计流程 104
7.2 时序单元HLFF版图实现 105
7.2.1 建立项目库及版图设计环境 105
7.2.2 Vituoso Layout Editor使用基础 106
7.2.3 时序单元HLFF版图实现 111
7.2.4 时序单元HLFF版图GDS输出 115
7.3 版图设计规则检查 116
7.3.1 执行版图设计规则检查 116
7.3.2 基于版图设计规则结果的调试 119
7.4 版图与电路等价性检查 120
7.4.1 执行版图与电路等价性检查 120
7.4.2 基于版图与电路等价性检查结果的调试 124
7.5 版图寄生参数提取 126
第8章 后端全定制设计之标准单元特征化技术 129
8.1 标准单元时序模型介绍 129
8.1.1 基本的时序模型归纳 129
8.1.2 时序信息建模方法 130
8.1.3 时序信息文件基本内容 131
8.2 标准单元物理格式LEF介绍 136
8.2.1 LEF文件中重要参数详细说明 136
8.2.2 LEF文件全局设置 139
8.2.3 LEF文件中工艺库物理信息设置 139
8.2.4 LEF文件中单元库物理信息设置 142
8.2.5 LEF对应的图形视图 144
第9章 后端全定制设计之标准单元特征化实战 145
9.1 时序信息提取实现 145
9.1.1 时序信息特征化的实现流程 145
9.1.2 时序信息特征化的数据准备 146
9.1.3 标准单元HLFF的时序信息特征化 149
9.1.4 SiliconSmart工具流程介绍 155
9.2 物理信息抽象化实现 155
9.2.1 物理信息抽象化实现流程 156
9.2.2 建立物理信息抽象化工作环境 156
9.2.3 标准单元HLFF的物理信息抽象化 161
9.2.4 版图抽象化后LEF数据输出 174
第二部分 后端半定制设计及实战
第10章 后端半定制设计之物理实现技术 178
10.1 半定制物理实现工程师应该具备的能力 178
10.2 半定制物理实现流程 179
10.3 半定制物理实现使用的EDA工具 181
10.4 半定制物理实现需要的数据 182
10.5 布局规划 182
10.6 电源规划 188
10.6.1 电压降与电迁移 188
10.6.2 电源规划前的功耗预估方法 193
10.6.3 电源条带的基本设置方法 194
10.6.4 电源环的基本设置方法 197
10.6.5 电源网络分析的基本方法 197
10.7 时钟树的实现 199
10.7.1 常见时钟网络的实现方法 199
10.7.2 时钟树的综合策略 201
10.7.3 时钟树的基本性能参数 202
10.7.4 时钟树的综合流程 205
10.7.5 门控时钟 209
10.7.6 时钟树优化基本指导 210
10.8 布线 214
10.8.1 天线效应 214
10.8.2 串扰噪声 220
10.8.3 数模混合信号线走线的基本方法 224
10.9 ECO 226
第11章 后端半定制设计之Open-SparcT1-FPU布局布线实战 229
11.1 布局布线的基本流程 229
11.2 布局布线工作界面介绍 230
11.3 建立布局布线工作环境 231
11.4 布局布线实现 236
11.4.1 芯片布局 236
11.4.2 电源网络实现 238
11.4.3 自动放置标准单元 244
11.4.4 时钟树综合 247
11.4.5 布线 252
11.4.6 芯片版图完整性实现 256
11.4.7 布局布线数据输出 259
第12章 后端半定制设计之Open-SparcT1-FPU电压降分析实战 262
12.1 电压降分析的基本流程 262
12.2 建立电压降分析的工作环境 262
12.3 电压降分析实现 266
12.3.1 设置电源网格库 266
12.3.2 功耗计算 269
12.3.3 电压降分析 271
第三部分 静态时序分析及实战
第13章 静态时序分析技术 278
13.1 静态时序分析介绍 278
13.1.1 静态时序分析背景 278
13.1.2 静态时序分析优缺点 279
13.2 静态时序分析基本知识 280
13.2.1 CMOS逻辑门单元时序参数 280
13.2.2 时序模型 281
13.2.3 互连线模型 282
13.2.4 时序单元相关约束 283
13.2.5 时序路径 284
13.2.6 时钟特性 287
13.2.7 时序弧 289
13.2.8 PVT环境 292
13.3 串扰噪声 293
13.3.1 串扰噪声恶化原因 293
13.3.2 串扰噪声的体现形式 294
13.3.3 串扰噪声相互作用形式 295
13.3.4 时间窗口 296
13.4 时序约束 298
13.4.1 时钟约束 298
13.4.2 I/O延时约束 308
13.4.3 I/O环境建模约束 309
13.4.4 时序例外 311
13.4.5 恒定状态约束 315
13.4.6 屏蔽时序弧 316
13.4.7 时序设计规则约束 317
13.5 静态时序分析基本方法 318
13.5.1 时序图 318
13.5.2 时序分析策略 320
13.5.3 时序路径延时的计算方法 321
13.5.4 时序路径的分析方法 323
13.5.5 时序路径分析模式 327
第14章 静态时序分析实战 339
14.1 静态时序分析基本流程 339
14.2 建立静态时序分析工作环境 339
14.3 静态时序分析实现 343
14.3.1 建立时间分析 344
14.3.2 保持时间分析 360
14.3.3 时序设计规则分析 369
14.3.4 时序违反修复 371
参考文献 374
pdf
集成电路静态时序分析与建模 (刘峰编著) 标签：集成电路 静态时序
积分：1
类型：技术文档 上传者：抛砖引玉 上传时间：2023-07-22 简介：由于芯片尺寸的减小、集成度密集化的增强、电路设计复杂度的增加、电路性能要求的提高等因素，对芯片内的时序分析提出了更高的要求。静态时序分析是大规模集成电路设计中非常重要的一个环节，它能验证设计在时序上的正确性，并决定设计是否能够在要求的工作频率下运行。本书由集成电路设计专业论坛www.icdream.com站长刘峰编著，共11章，基于广度和深度两个方面来阐述整个CMOS集成电路静态时序分析流程与时序建模技术，并通过实践案例对技术应用进行更深入的讲解，使初学者在静态时序分析与建模两方面得到理论与实战的双重提高。本书适合作为微电子与集成电路相关专业的研究生、本科生、职业技术类学生的教材和教辅书，也可作为电子、自控、通信、计算机类工程技术人员学习使用集成电路设计软件和进修集成电路设计的专业技术参考书与工具书。
前言
第1章 引论
1.1 集成电路发展史简介
1.2 国内集成电路的发展现状
1.3 国际集成电路的发展态势
1.4 静态时序分析技术
1.4.1 静态时序分析简介
1.4.2 静态时序分析背景
1.4.3 静态时序分析的优缺点
1.5 主流静态时序分析与建模工具介绍
第2章 静态时序分析的基础知识
2.1 逻辑门单元
2.2 门单元的时序计算参数
2.3 时序单元相关约束
2.4 时序路径
2.5 时钟特性
2.6 时序弧
2.7 PVT环境
2.8 时序计算单位
第3章 单元库时序模型
3.1 基本时序模型简介
3.2 Synopsys工艺库模型
3.3 延时计算模型
3.4 互连线计算模型
3.4.1 互连线计算模型
3.4.2 线负载时序模型
3.5 引脚电容值的计算
3.6 功耗模型的计算
3.7 时序信息建模基本方法
第4章 时序信息库文件
4.1 非线性延时模型
4.1.1 库组
4.1.2 因子
4.1.3 输入电压组
4.1.4 输出电压组
4.1.5 功耗查找表模板组
4.1.6 操作条件组
4.1.7 线负载组
4.1.8 延时查找表模板组
4.1.9 单元组
4.1.10 引脚组
4.1.11 触发器组
4.1.12 逻辑状态表组
4.1.13 电源引脚组
4.1.14 延时组
4.1.15 单元上拉延时组
4.1.16 单元下拉延时组
4.1.17 上拉转换组
4.1.18 下拉转换组
4.1.19 上拉约束组
4.1.20 下拉约束组
4.1.21 内部功耗组
4.1.22 哑阈漏流功耗组
4.2 复合电流源延时模型
4.2.1 输出电流查找表模板组
4.2.2 输出上拉电流组
4.2.3 输出下拉电流组
4.2.4 向量组
4.2.5 接收电容组
第5章 静态时序分析的基本方法
5.1 时序图
5.2 时序分析策略
5.3 时序路径延时计算方法
5.4 时序路径的分析方法
5.5 时序路径分析模式
5.5.1 单一分析模式
5.5.2 最好-最坏分析模式
5.5.3 芯片变化相关分析模式
5.6 时序减免
5.7 其他芯片变化相关分析模式
5.8 时钟路径悲观移除
5.9 时序优化
第6章 时序约束
6.1 时钟约束
6.1.1 创建时钟
6.1.2 生成时钟
6.1.3 虚拟时钟
6.1.4 最小时钟脉宽
6.2 I/O延时约束
6.3 I/O环境建模约束
6.4 时序例外
6.5 恒定状态约束
6.6 屏蔽时序弧
6.7 时序设计规则约束
第7章 串扰噪声
7.1 噪声的定义
7.2 噪声的来源
7.3 噪声恶化的原因
7.4 噪声的体现形式
7.5 噪声相互作用形式
7.6 NLDM噪声模型的计算
7.7 噪声延时计算方法
7.8 时间窗口
7.9 优化噪声的物理方法
7.10 CCS噪声模型
第8章 单元时序建模实战
8.1 时序信息提取实现
8.1.1 时序信息特征化实现流程
8.1.2 时序信息特征化数据准备
8.1.3 标准单元时序信息提取
8.2 SiliconSmart工具的使用流程简介
8.3 时序信息提取内容
第9章 静态时序分析实战（ETS篇）
9.1 静态时序分析的基本流程
9.2 建立静态时序分析的工作环境
9.3 静态时序分析实现
9.3.1 建立时间分析
9.3.2 保持时间分析
9.3.3 时序设计规则分析
9.3.4 时序违反修复
第10章 Tcl脚本编程
10.1 Tcl语法
10.1.1 命令格式
10.1.2 替换
10.1.3 双引号和花括号
10.1.4 注释
10.2 数据结构
10.2.1 简单变量
10.2.2 数组
10.3 表达式
10.3.1 操作数
10.3.2 运算符和优先级
10.3.3 数学函数
10.3.4 列表集合
10.4 控制流
10.4.1 if命令
10.4.2 循环命令
10.5 eval命令
10.6 source命令
10.7 过程
10.7.1 过程定义和返回值
10.7.2 局部变量和全局变量
10.7.3 默认参数和可变个数参数
10.8 引用
10.9 字符串操作
10.10 文件访问
10.10.1 文件名
10.10.2 基本文件输入/输出命令
第11章 Tcl脚本编程应用实例（PT篇）
11.1 get_failing_paths_high_slew
11.2 get_interclock_skew
11.3 report_unclocked
11.4 get_buffers
11.5 get_ports_edge_sense
11.6 report_clock_endpoint_skew
11.7 report_violations
11.8 eco_fix_violations
附录
参考文献
pdf
高级ASIC芯片综合（扫描版） 标签：ASIC
积分：2
类型：技术文档 上传者：StevenYwh 上传时间：2020-04-25 简介：《高级ASIC芯片综合 ——使用Synopsys Design Compiler Physical Compiler和PrimeTime（第2版）》
《高级ASIC芯片综合》(第2版)(翻译版)描述了使用Synopsys工具进行ASIC芯片综合、物理综合、形式验证和静态时序分析的最新概念和技术，同时针对VDSM（超深亚微米）工艺的完整ASIC设计流程的设计方法进行了深入的探讨。《高级ASIC芯片综合》(第2版)(翻译版)的重点是使用Synopsys工具解决各种VDSM问题的实际应用。读者将详细了解有效处理复杂亚微米ASIC的设计方法，其重点是HDL的编码风格、综合和优化、动态仿真、形式验证、DFT扫描插入、lmks to layout、物理综合和静态时序分析。在每个步骤中，确定了设计流程中每一部分的问题，并详细描述了解决方法。此外，对包括与时钟树综合和links t0 layo[1t等版图相关的问题也进行了较详细的论述。而且，《高级ASIC芯片综合》(第2版)(翻译版)还对Synosys基本的工艺库、HDL编码风格以及最佳的综合解决方案进行了深入探讨。
pdf
Low Power Methodology Manual - For System-on-Chip Design 标签：SOC
积分：1
类型：技术文档 上传者：sigma 上传时间：2021-01-08 简介：《Low Power Methodology Manual - For System-on-Chip Design》
Product Description
“Tools alone aren't enough to reduce dynamic and leakage power in complex chip designs - a well-planned methodology is needed. Following in the footsteps of the successful Reuse Methodology Manual (RMM), authors from ARM and Synopsys have written this Low Power Methodology Manual (LPMM) to describe [such] [a] low-power methodology with a practical, step-by-step approach.”
Richard Goering, Software Editor, EE Times
“Excellent compendium of low-power techniques and guidelines with balanced content spanning theory and practical implementation. The LPMM is a very welcome addition to the field of low power SoC implementation that has for many years operated in a largely ad-hoc fashion.”
Sujeeth Joseph, Chief Architect - Semiconductor and Systems Solutions Unit, Wipro Technologies
“The LPMM enables broader adoption of aggressive power management techniques based on extensive experience and silicon example with real data that every SOC designer can use to meet the difficulties faced in managing the power issues in deep submicron designs.”
Anil Mankar, Sr VP Worldwide Core Engineering and Chief Development Officer, Conexant Systems Inc.
“Managing power, at 90nm and below, introduces significant challenges to design flow. The LPMM is a timely and immediately useful book that shows how combination of tools, IP and methodology can be used together to address power management.”
Nick Salter, Head of Chip Integration, CSR plc.
From the Back Cover
"Tools alone aren't enough to reduce dynamic and leakage power in complex chip designs - a well-planned methodology is needed. Following in the footsteps of the successful Reuse Methodology Manual (RMM), authors from ARM and Synopsys have written this Low Power Methodology Manual (LPMM) to describe [such] [a] low-power methodology with a practical, step-by-step approach."
Richard Goering, Software Editor, EE Times
"Excellent compendium of low-power techniques and guidelines with balanced content spanning theory and practical implementation. The LPMM is a very welcome addition to the field of low power SoC implementation that has for many years operated in a largely ad-hoc fashion."
Sujeeth Joseph, Chief Architect - Semiconductor &
Systems Solutions Unit, Wipro Technologies
"The LPMM enables broader adoption of aggressive power management techniques based on extensive experience and silicon example with real data that every SOC designer can use to meet the difficulties faced in managing the power issues in deep submicron designs"
Anil Mankar, Sr VP Worldwide Core Engineering
and Chief Development Officer, Conexant Systems Inc.
"Managing power, at 90nm and below, introduces significant challenges to design flow. The LPMM is a timely and immediately useful book that shows how combination of tools, IP and methodology can be used together to address power management."
Nick Salter, Head of Chip Integration, CSR plc.
pdf
综合与时序分析的设计约束（英文版） 标签：IC设计 时序分析
积分：1
类型：技术文档 上传者：走马观花 上传时间：2023-10-18 简介：Constraining Design for Synthesis and Timing Analysis
作者： Sridhar Gangadharan, Sanjay Churiwala
本书为集成电路时序约束设计的指南，指导读者通过指定的时序要求，充分发挥IC设计的性能。本书内容包括受时序约束的关键环节的设计流程、综合时序分析、静态时序分析和布局布线等。本书首先详细讲解时序要求的概念，然后详细解释如何将其应用于设计流程中的特定阶段，后通过实践介绍在Synopsys约束设计下（SDC）业界领先约束的格式。
pdf
VLSI Physical Design: From Graph Partitioning to Timing Closure 标签：VLSI IC设计
积分：1
类型：技术文档 上传者：走马观花 上传时间：2023-10-18 简介：《VLSI Physical Design: From Graph Partitioning to Timing Closure》
Design and optimization of integrated circuits are essential to the creation of new semiconductor chips, and physical optimizations are becoming more prominent as a result of semiconductor scaling. Modern chip design has become so complex that it is largely performed by specialized software, which is frequently updated to address advances in semiconductor technologies and increased problem complexities. A user of such software needs a high-level understanding of the underlying mathematical models and algorithms. On the other hand, a developer of such software must have a keen understanding of computer science aspects, including algorithmic performance bottlenecks and how various algorithms operate and interact. \"VLSI Physical Design: From Graph Partitioning to Timing Closure\" introduces and compares algorithms that are used during the physical design phase of integrated-circuit design, wherein a geometric chip layout is produced starting from an abstract circuit design. The emphasis is on essential and fundamental techniques, ranging from hypergraph partitioning and circuit placement to timing closure.
pdf
超大规模集成电路物理设计 标签：VLSI IC设计
积分：1
类型：技术文档 上传者：走马观花 上传时间：2023-10-18 简介：《超大规模集成电路物理设计:从图分割到时序收敛》
作者：（美）Andrew B.Kahng，于永斌 等译
本书囊括了物理设计的各个方面,从基本概念开始,到网表划分、芯片规划和布局布线，最后是时序收敛，讨论了布局、布线和网表重组中的时序分析和相关最优化。本书在当今的纳米时代重新审视了芯片设计实现的基本算法体系，向读者展示了物理设计的基本算法及其在工程实例中的应用。其主要特点如下：1）系统地介绍和评价了电路设计生成芯片几何版图所用到的技术及其算法；2）强调超大规模集成电路(VLSI）的数字电路设计与算法，例如现场可编程门阵列（FPGA）的系统划分、专用集成电路（ASIC）的时钟网综合等；3）结合基础、时代挑战和最新成果，力促读者实现VLSI布局布线和性能驱动软件工具。
本书是电子设计自动化领域中为数不多的精品，适合集成电路设计、自动化、计算机专业的高年级本科生、研究生和工程界的相关人士阅读。
所需下载积分：
37
，
您当前积分：
0
您当前芯积分：
0
文集合计 30 份文档 ，总计 37下载积分
请使用
winRar 5.0
以上的版本，否则解压后的文件可能会有乱码！
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
，
您当前积分：
评论